作者查詢 / Trai

總覽項目: 發文 | 留言 | 暱稱
作者 Trai 在 PTT 全部看板的留言(推文), 共53則
限定看板:全部
首頁
上一頁
1
2
3
下一頁
尾頁
[問題] vim游標選取單字
[ Editor ]4 留言, 推噓總分: +1
作者: n052111089 - 發表於 2011/11/07 16:04(12年前)
3FTrai:vw???11/07 18:52
Re: [請益] 義大利琴的定義?
[ Violin ]2 留言, 推噓總分: +2
作者: allemanda - 發表於 2010/08/28 22:08(13年前)
13FTrai:推一下!08/29 15:28
[問題] 有關design compiler
[ Electronics ]5 留言, 推噓總分: +1
作者: evoker1984 - 發表於 2010/06/24 13:00(14年前)
1FTrai:可以設定virtual clock 這樣STA的時候會幫你分析前後reg的06/24 18:42
2FTrai:setup time與hold time06/24 18:42
[閒聊] 明天要口試了!!!
[ Master_D ]72 留言, 推噓總分: +65
作者: hfour - 發表於 2010/05/25 13:58(14年前)
45FTrai:加油!05/25 21:09
[問題] 小弟最近在看DDR2 的一些pin腳功能~有一些問題想請教!
[ Electronics ]29 留言, 推噓總分: +5
作者: KEVEN0906 - 發表於 2009/12/26 16:53(14年前)
7FTrai:DDR 就是在clock的正負緣將資料由記憶體IO傳送出來12/27 01:36
8FTrai:DDR 與 DDR2的差異是在DDR在一個記憶體周期能抓兩筆資料12/27 01:37
9FTrai:DDR2 能抓四筆。抓出來的資料會在IO的clock正負緣的時候傳送12/27 01:38
10FTrai:看起來感覺相同 可是因為DDR2的IO clock 比較高 所以實際頻寬12/27 01:40
11FTrai:還是比較高12/27 01:40
[問題] 請教關於FFT設計使用到RAM的問題
[ Electronics ]21 留言, 推噓總分: +3
作者: arloha - 發表於 2009/12/05 23:36(14年前)
12FTrai:試試看fpga上面的distributed ram 讀取好像不會有latency12/06 15:17
13FTrai:我也不大確定 你可以試試看12/06 15:17
Re: [問題] Design Compiler- define_name_rules
[ Electronics ]15 留言, 推噓總分: +2
作者: zxvc - 發表於 2009/11/28 15:37(14年前)
11FTrai:111/28 17:28
Re: [問題] design compiler產生的gated clk的dela …
[ Electronics ]16 留言, 推噓總分: +1
作者: maxwellee - 發表於 2009/10/28 18:30(14年前)
1FTrai:這是正常的 合成的時候設定ideal network屬性給clock net10/28 18:40
2FTrai:但插入gating cell之後gated_clk並不具ideal net屬性 所以10/28 18:42
3FTrai:會有延遲是正常的10/28 18:43
5FTrai:不用阿 直接做到layout後在模擬就好10/28 19:03
6FTrai:或是合成之後下constraint幫那些gated clock加上ideal10/28 19:04
7FTrai:network屬性 再重新寫出sdf檔即可10/28 19:04
Re: [問題] 請問各個製程中的VDD
[ Electronics ]9 留言, 推噓總分: +3
作者: jfsu - 發表於 2009/10/27 18:06(14年前)
2FTrai:好文!10/27 22:56
[問題]有關Power的問題
[ Electronics ]15 留言, 推噓總分: +4
作者: volare929 - 發表於 2009/09/20 21:10(14年前)
2FTrai:這是dc report的power嗎?09/21 23:24
首頁
上一頁
1
2
3
下一頁
尾頁