[問題] 小弟最近在看DDR2 的一些pin腳功能~有一些問題想請教!
最近在看DRAM的pin腳和時脈圖的關係
發現在DDR裡就有DQS的出現 可是原文
的datasheet裡面解釋不是很清楚 DDR2
也有DQS的出現 想要離清一下自己的
觀念
1. DQS的功能是在做什麼的? 是拿來當作
寫入/讀出的依據嗎?
2. 那DQS存在是不是因為為了要實現一個
時脈裡有兩次的傳輸 所以才會有DQS?
3. DDR2不是4-bit prefetch嗎?那為什麼
我看DDR2的datasheet裡再一個clock裡
就只有兩個資料的傳輸阿?這樣子不就
和DDR的傳輸效率一樣了嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.120.2.211
推
12/26 22:11, , 1F
12/26 22:11, 1F
推
12/26 22:14, , 2F
12/26 22:14, 2F
→
12/27 01:17, , 3F
12/27 01:17, 3F
→
12/27 01:19, , 4F
12/27 01:19, 4F
→
12/27 01:20, , 5F
12/27 01:20, 5F
→
12/27 01:20, , 6F
12/27 01:20, 6F
→
12/27 01:36, , 7F
12/27 01:36, 7F
→
12/27 01:37, , 8F
12/27 01:37, 8F
→
12/27 01:38, , 9F
12/27 01:38, 9F
→
12/27 01:40, , 10F
12/27 01:40, 10F
→
12/27 01:40, , 11F
12/27 01:40, 11F
推
12/27 13:55, , 12F
12/27 13:55, 12F
→
12/27 18:43, , 13F
12/27 18:43, 13F
→
12/27 18:44, , 14F
12/27 18:44, 14F
→
12/27 18:45, , 15F
12/27 18:45, 15F
→
12/27 18:46, , 16F
12/27 18:46, 16F
推
12/27 20:17, , 17F
12/27 20:17, 17F
推
12/27 20:18, , 18F
12/27 20:18, 18F
→
12/27 22:07, , 19F
12/27 22:07, 19F
→
12/27 22:19, , 20F
12/27 22:19, 20F
→
12/27 22:20, , 21F
12/27 22:20, 21F
→
12/27 22:21, , 22F
12/27 22:21, 22F
→
12/29 20:03, , 23F
12/29 20:03, 23F
→
12/29 20:06, , 24F
12/29 20:06, 24F
→
08/13 18:53, , 25F
08/13 18:53, 25F
→
09/17 22:48, , 26F
09/17 22:48, 26F
→
11/11 15:36, , 27F
11/11 15:36, 27F
→
01/04 22:05,
5年前
, 28F
01/04 22:05, 28F
→
01/04 22:05,
5年前
, 29F
01/04 22:05, 29F