[問題]有關Power的問題

看板Electronics作者volare929 (PTT新手)時間16年前 (2009/09/20 21:10)推噓4(4推 0噓 11→)

留言15則, 5人參與討論串1/1

大家好我在設計FFT硬體的過程中遇到了問題想請教大家所設計的FFT點數為1024點架構是single-path delay feedback(SDF) FFT硬體中會用到很多Delay Buffer，而Delay Element可使用Flip Flop 或Dual-port sram來實現使用Tool 為Design Compiler，製程為TSMC 0.18 um 一、首先測試兩種型態的DelayBuffer，以1024x8的Delay Element做為測試範例 a. 用Flip Flop來實現，Total Dynamic power為8.5551mW b. 用Dual-port sram來實現，Total Dynamic power為3.8869mW 這跟因為大點數的Delay用FF來實現的話，一個cycle有很多Data在做轉換所以很耗power，所以用sram實現得到較低power的結果很合理的，於是進行下列的更換。二、更換1024點FFT中第一級的DelayBuffer，由FF換成sram，此DelayBuffer為512x5 a. 原先用Flip Flop實現全部DelayBuffer的power如下描述 Cell Internal Power = 7.4282 mW (97%) Net Switching Power = 197.2464 uW (3%) --------- Total Dynamic Power = 7.6254 mW (100%) b. 更換第一級中的DelayBuffer為sram，power如下描述 Cell Internal Power = 4.8818 mW (19%) Net Switching Power = 21.2059 mW (81%) --------- Total Dynamic Power = 26.0877 mW (100%) Cell Internal Power的確是降低，但Net Switching Power卻暴增，結算後的Power反而是用Flip Flop較低，這讓我很困擾，不知道怎麼來解決這樣的問題。請有經驗的板友提供解決方法，謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.45.131.174

推

pow

09/20 21:55, , 1^F

09/20 21:55, 1^F

→

Trai

09/21 23:24, , 2^F

09/21 23:24, 2^F

推

smallmac

09/22 01:31, , 3^F

09/22 01:31, 3^F