作者 tjyee 在 PTT [ Electronics ] 看板的留言(推文), 共80則

[問題] Frac-N PLL jitter 問題

[ Electronics ]40 留言, 推噓總分: +10

作者: tjyee - 發表於 2015/06/23 21:30(10年前)

3^F→tjyee: DSM是自己寫三階matlab轉FFT06/24 01:19

11^F→tjyee: 謝謝各位高手回答，請問一下，我覺得dsm的noise應該是dj,06/24 17:29

12^F→tjyee: 眼圖的p2p jitter如何換算成phase noise積分的rms jitter,06/24 17:30

13^F→tjyee: 好像rj可以看幾個BER,但dj我不太清楚如何換算，謝謝06/24 17:30

28^F→tjyee: 感謝o大解惑，請問一下所以dsm的noise shaping放在其他bloc06/25 22:21

29^F→tjyee: k(ex.vco cp...)一起的phase noise圖是不是就很奇怪，因為d06/25 22:21

30^F→tjyee: sm是dj，但卻跟其他rj的phase noise一起看，不知是否我有搞06/25 22:21

31^F→tjyee: 錯，謝謝06/25 22:21

37^F→tjyee: 謝謝o大，那請問一下一般如何評估fractionaln pll的noise?06/26 14:10

38^F→tjyee: 跑tran看dj以及跑phase noise看rj即可？謝謝06/26 14:10

[問題] VCO穩定度與PLL穩定度關係

[ Electronics ]5 留言, 推噓總分: +3

作者: tjyee - 發表於 2015/03/03 21:13(10年前)

4^F→tjyee: 請問是lead regulator?03/07 10:58

5^F→tjyee: 請問我要如何看此系統的穩定度，他似乎是一個轉導的op03/07 10:59

[問題] Phase jitter and period jitter

[ Electronics ]10 留言, 推噓總分: +4

作者: tjyee - 發表於 2014/05/21 22:01(11年前)

6^F→tjyee:感謝obov大!05/21 22:19

8^F→tjyee:起問一般rj會比pj小嗎?還有tran是不是就無法算出rj了?謝謝!05/21 23:09

[問題] 分數PLL SDM noise model 問題

[ Electronics ]33 留言, 推噓總分: +8

作者: tjyee - 發表於 2014/05/02 23:49(11年前)

3^F→tjyee:將雜訊推到高頻，在低通濾波05/03 08:30

4^F→tjyee:noise shaping05/03 08:31

5^F→tjyee:請問哪裡沒誠意，是不是在這裡發文要給你們幾位大大鑑定有沒05/03 08:32

6^F→tjyee:有誠意才能發文阿XD05/03 08:32

16^F→tjyee:謝謝death大，想請問您會如何模擬整個pll的noise包含sdm，回05/04 12:16

17^F→tjyee:樓上，我當然有把sdm兜出來，用verilog寫三階的，也跑fft了05/04 12:16

18^F→tjyee:，但跑出來會是雜訊毛毛的樣子，請問你們要如何跟其他電路05/04 12:16

19^F→tjyee:的noise加在一起？其他的電路是用pss跟pnoise，是一個點對上05/04 12:16

20^F→tjyee:一個值，sdm跑出來是隨機的，請問要如何加起來？所以我問大05/04 12:16

21^F→tjyee:家是不是會利用公式估計sdm noise,再與其他電路一起加總，05/04 12:16

22^F→tjyee:我想你們懂sdm,但你們有跑過pll noise嗎？？05/04 12:16

Re: [問題] PLL的jitter

[ Electronics ]44 留言, 推噓總分: +5

作者: tjyee - 發表於 2013/10/15 17:37(12年前)

2^F→tjyee:請問p大，為何會產生pole呢？他沒有在vctrl路徑上，如果有po10/15 19:42

3^F→tjyee:le得話樂怎麼估算他的值？謝謝！10/15 19:42

9^F→tjyee:請問j大,您說的是哪顆pmos,還有加上大米switch的用意是?謝謝10/15 22:31

10^F→tjyee:j大的估算電容方法!10/15 22:31

11^F→tjyee:喔我知道哪顆了XD10/15 22:33

12^F→tjyee:我畫錯!sorry!10/15 22:34

14^F→tjyee:我想要吸收開關的突波,不知道還有沒有其他方法,謝謝!10/16 00:02

18^F→tjyee:j大我可以以私底下跟您討叫嗎？感嗯，我還有很多地方不是很10/16 09:32

19^F→tjyee:懂，或者您那邊是否有相關paper,謝謝！10/16 09:32

23^F→tjyee:p大的意思是，就在一般的lpf後面串顆電阻，在對地串顆電容10/16 11:39

24^F→tjyee:的意思？那電阻值就是電容看到的全部阻值？謝謝！10/16 11:39

31^F→tjyee:回C大,您講的沒錯!V2I控制delay cells的頻率,想請問小訊號10/16 23:33

32^F→tjyee:模型該如何畫,我想要模擬穩定度,我有先畫了一個,不知道對10/16 23:34

33^F→tjyee:不對10/16 23:34

34^F→tjyee:http://ppt.cc/Zj~m10/16 23:35

35^F→tjyee:原本框框外的Kvco電壓控電流源及1法拉電容是模擬VCO10/16 23:36

36^F→tjyee:框框內的R_v2i電阻是vco的bias等效電阻,應該很大,10/16 23:37

37^F→tjyee:接地的R_delay_cells是Delay_cells的等電阻,應該很小10/16 23:37

38^F→tjyee:不知道這樣是否正確,感謝各位大大!10/16 23:38

41^F→tjyee:不好意思各位大大,我的switch是控制kvco,因為這種ring OSC10/17 01:08

42^F→tjyee:似乎可以用切switch來控制Kvco大小,不像LC tank可以切頻帶10/17 01:10

43^F→tjyee:但Kvco是一樣,我這種架構的vctrl是連接最上排的pmos的gate!10/17 01:11

44^F→tjyee:那請教一下我畫的是正確的嗎XD10/17 01:11

[問題] PLL的jitter

[ Electronics ]27 留言, 推噓總分: +11

作者: tjyee - 發表於 2013/08/28 22:59(12年前)

2^F→tjyee:AVSS08/28 23:17

5^F→tjyee:除了掛電容以外還有別的方法嗎?因為有面積考量,非常謝謝!08/28 23:39

17^F→tjyee:感謝樓上大大熱心解答08/30 12:48

20^F→tjyee:回G大，vco是inverter但中間有08/30 14:15

21^F→tjyee:類似cross couple inverter的架構08/30 14:16

[問題] 輸出級source folloer及common source

[ Electronics ]51 留言, 推噓總分: +5

作者: tjyee - 發表於 2013/02/06 17:46(13年前)

6^F→tjyee:如果只想知道這兩種架構的`特性握ㄔi以嗎02/07 09:51

7^F→tjyee:如果只是想知道這兩種架構的`特性握ㄔi以嗎02/07 09:51

8^F→tjyee:目前還在閱讀,並沒有實際設計02/07 09:52

9^F→tjyee:所以意思是不知道應用就不該問這問題?02/07 09:53

10^F→tjyee:想了解特性不行嗎?02/07 09:54

26^F→tjyee:哇哩,字打錯真的是我的疏失,早就放寒假了也不是交報告XD02/07 17:00

27^F→tjyee:會發現這問題只是有趣跟同學純討論為何SF還有存在價值02/07 17:01

28^F→tjyee:想知道其優點,也查過很多資料但都只寫CS優點02/07 17:02

29^F→tjyee:如果真的沒想過查過真的不知道就不會來請教了02/07 17:04

30^F→tjyee:如果有時間挑錯字是不是行個好說一下去查哪裡,必竟小弟沒有02/07 17:05

31^F→tjyee:這麼勵害^^02/07 17:05

32^F→tjyee:miller effect不就我自己想的?試問有那份資料有寫?02/07 17:07

49^F→tjyee:ok,謝謝版大,改天再修改好再來問大家!!02/07 23:18

[問題] LC tank VCO hspice ADS

[ Electronics ]4 留言, 推噓總分: +3

作者: tjyee - 發表於 2011/10/18 23:26(14年前)

2^F→tjyee:台積的model10/19 00:09

[問題] 關於fractional-N PLL問題

[ Electronics ]4 留言, 推噓總分: 0

作者: tjyee - 發表於 2011/09/11 22:59(14年前)

4^F→tjyee:謝謝學長Q_Q09/13 07:13

[問題] cmos mems oscillator

[ Electronics ]12 留言, 推噓總分: +3

作者: tjyee - 發表於 2011/05/20 22:58(14年前)

2^F→tjyee:電感是幾"亨利",而電容是0.00Xf法拉= =05/21 08:14

7^F→tjyee:請問d大有設計經驗嗎?是否可以指導一下05/21 16:05

作者查詢 / tjyee