作者查詢 / horsehead
作者 horsehead 在 PTT [ Electronics ] 看板的留言(推文), 共121則
限定看板:Electronics
看板排序:
全部Gossiping798HatePolitics274Baseball123Electronics121Tech_Job65Japandrama52nCoV201922Beauty21Militarylife7WorkinChina7japanavgirls5CareerPlan4comm_and_RF4sex4Doctor-Info2FuMouDiscuss2GossipPicket2Japan_Travel2Language2Salary2Tsao2car1ck59th3261cksh85th3071CPU_PA7311CSMU-D891FSHS-95-3181hair_loss1HCHS603091HCSH_10th3121HSNU_10081HSNU_11261joke1KenShin1KS94-3201KS96-3041LinuxDev1marvel1movie1NBA1NHSH13th3051NIHONGO1NKFUST-CCE901Nogizaka461NTHU_COM6071NUU_Talk1Odoko-juku1paranormal1PushDoll1specialman1STU1TFSHS64th3181THUIM-4th1THUIM-5th1weiyin1Windows1Yup01-041<< 收起看板(57)
7F→:感謝各位大大 我知道了 感恩02/26 21:21
5F→:http://www.altera.com/literature/an/an481.pdf01/23 16:11
6F→:multicycle 比較複雜 你可以看一下這篇文章01/23 16:13
7F→:然後可能需要用"體會"的方式 才能比較有清晰的觀念01/23 16:15
8F→:了解何謂seup time 何謂hold time 以及你的設計要去01/23 16:17
9F→:分析的setup time 與hold time 的時間節點是在哪個位置01/23 16:19
10F→:用手把clock data 彼此的變化畫出來 然後用腦中"模擬"一01/23 16:21
11F→:下資料從哪個時間點開始出發 變化與到達 何時被擷取01/23 16:25
12F→:要能夠清楚掌握你的設計的時序規劃與走向才能很準確的掌01/23 16:27
13F→:握你必須分析的seup time hold time 時間區間01/23 16:27
14F→:你也才能下正確的constraint 我知道我說的很玄@@ 因為這01/23 16:29
15F→:東西本來就比較難懂 你就先看那篇文章 建立一點STA的觀01/23 16:30
16F→:念01/23 16:33
2F→:因為你沒有硬體電路的概念 寫起來當然 warring 一堆12/30 11:34
6F→:用inferring 的方式取代用呼叫IP的方式試試看吧12/06 01:20
7F→:現在很多需要使用到Memory的數位電路似乎都越來越傾向12/06 01:21
8F→:使用Inferring的方式來合成記憶體了12/06 01:22
4F→:抱歉 沒說清楚 我fanout是指Q那邊再扇出出去 如果D那邊10/16 09:24
5F→:變化太快 會讓Q那端的邏輯閘做出不同的解讀 其實我如果10/16 09:26
6F→:我畫張圖 這個問題就很好理解了 只可惜我不會畫..囧10/16 09:27
11F→:我沒提到hold time對minimum clock period的影響吧..囧10/16 23:39
12F→:抱歉 我看錯 p大的意思了 我是舉一個好一點的例子給原po10/16 23:42
13F→:理解..對初學者而言這種想法比較容易懂得10/16 23:43
14F→:另外 tsh 跟 th 當然是可以有負值的 不過通常是因為10/16 23:44
15F→:clock path 與 data path 長短不一繞線出來結果造成的10/16 23:45
16F→:到達DFF端點時經過這些 wire delay 後時序間相對應關係10/16 23:47
17F→:仍然會維持sample clock 前後一段時間都穩定的關係10/16 23:48
18F→:我目前看過比較多的例子都是這樣子而來的 至於是否在DFF10/16 23:49
19F→:的製程設計上 可以使他的物理特性變成可以接受負值的10/16 23:51
20F→:timing 參數 小弟我經驗就比較不足無法得知了 這邊可能10/16 23:51
21F→:要請p大補充講解一下了10/16 23:52
5F推:如果是雙向pin還是要宣告成wire喔10/12 12:02
1F→:第二個always 改用 DFF的模式去做才不會有毛刺現象08/10 17:19
2F→:你最後是組合邏輯輸出 有毛刺現象是很正常的08/10 17:20
2F→:若要更保險就把incr_p再經過一個DFF變成全同步信號再出08/07 23:48
3F→:去只是這樣子他又會在多延一個clock 系統端需考慮08/07 23:49
4F→:這樣子在整體架構上會不會有影響08/07 23:51
1F推:第一種比較好 他經過的組合邏輯較少 延遲 跟 skew 問題04/15 19:18
2F→:會比第二種來的漂亮一些04/15 19:18
3F推:修正一下 延遲 跟 skew 問題應該都一樣 差別應該在第一04/15 19:26
4F→:種的clock source 可以比較快04/15 19:26
7F推:第二個也是除二04/16 09:14
4F→:那是因為你用FPGA的緣故才能和成出initial04/07 09:23
5F→:如果今天你是在asic design flow 裡依然不行04/07 09:24
6F→:你想想看你所認識的邏輯閘有那些東西可以兜出initial04/07 09:26
7F→:FPGA因為他也算一顆ASIC 他有內部的RESET信號04/07 09:26
8F→:他是利用一開始的RESET去初始化04/07 09:28
9F→:所以並非是用邏輯閘去兜出來04/07 09:29
10F→:數位任何電路都是邏輯閘變成的 想想哪個邏輯閘可以和成04/07 09:30
11F→:該FUNCTION 就知道何不合理04/07 09:31
28F推:這邊非常抱歉 我沒看清楚你寫的code04/07 16:29
29F→:依你的設計模式和成一個ROM是OK的04/07 16:29
30F→:一開使我誤以為又有人要在暫存器上給初始值了04/07 16:30
31F→:所以是我誤會你了 這邊說聲抱歉04/07 16:31