作者查詢 / powerdown

總覽項目：發文 | 留言 | 暱稱

作者 powerdown 在 PTT [ Electronics ] 看板的留言(推文), 共30則

限定看板：Electronics

首頁

尾頁

[問題] CMOS VLSI Design 書本一問

[ Electronics ]9 留言, 推噓總分: +3

作者: mekevin - 發表於 2011/11/29 21:35(14年前)

5^F推powerdown:借問一下~那Weste&Harris,Integrated Circuit Design4TH11/30 17:05

6^F→powerdown:又有何差別呢?11/30 17:06

[問題] 放大器負載問題

[ Electronics ]18 留言, 推噓總分: +8

作者: jerry5487 - 發表於 2011/11/16 16:21(14年前)

1^F推powerdown:電阻當負載通常為示意，通常是用於分立式電路。NMOS Dio11/16 18:28

2^F→powerdown:de當負載有基板效應且阻抗不匹配。PMOS Diode則無基板11/16 18:29

3^F→powerdown:效應。你說的差動放大器例子大都是基於基板效應及電流11/16 18:30

4^F→powerdown:源電路得關係。類比CMOS有省電、無基板效應、阻抗匹配11/16 18:30

5^F→powerdown:易調整...........等等。11/16 18:31

11^F推powerdown:1.先感謝jerry大的回覆，CMOS有省電的優點是'數位'CMOS11/16 22:46

12^F推powerdown:因為靜態功率散逸趨於零。謝謝指正!!11/16 22:48

13^F→powerdown:2.以負載為NMOS為例。放大率是GmRo，其中Ro是(ro並1/gm)11/16 22:48

14^F→powerdown:ro>1/gm導致Ro下降，則稱阻抗不匹配。11/16 22:49

[問題] 請教有關"負電容"的問題

[ Electronics ]7 留言, 推噓總分: +3

作者: jamtu - 發表於 2011/11/05 02:00(14年前)

5^F推powerdown:若整個系統等效看進去的電容是負的，在操作於特定頻率時11/05 18:10

6^F→powerdown:可能會產生諧振，會有filter的效果~我想是這樣11/05 18:12

[請益] 有關MOS的channel length modulation effect

[ Electronics ]5 留言, 推噓總分: +3

作者: gauss760220 - 發表於 2011/10/04 09:03(14年前)

1^F推powerdown:理論上是要考慮ro，但直流偏壓分析時，因為ro大，10/04 12:03

2^F→powerdown:故電流很小，可不考慮。題目有給通常表示小信號分析時10/04 12:04

3^F→powerdown:一定要考慮ro,尤其是積体氏類比電路10/04 12:05

[請益] 書籍推薦？

[ Electronics ]7 留言, 推噓總分: +6

作者: love38381 - 發表於 2011/08/05 01:13(14年前)

4^F推powerdown:大推昀哥哥!08/06 18:59

[問題] BJT的原理

[ Electronics ]29 留言, 推噓總分: +8

作者: Proakis - 發表於 2010/04/23 15:42(15年前)

20^F推powerdown:還記的BJT的依賴電流源模型表示嗎?可以表示成Beta Ib或04/23 22:55

21^F→powerdown:是gm Vbe可以用電壓觀點或是電流觀點皆可兩者是一體兩面04/23 22:57

22^F→powerdown:至於MOS即為電壓控制電流，因為Gate視為無電流且依賴電04/23 22:59

23^F→powerdown:流源是gm Vgs故為電壓控制電流。還請各位指教有錯的地方04/23 23:00

[問題] 放大器Design的問題

[ Electronics ]24 留言, 推噓總分: +3

作者: jamtu - 發表於 2010/03/25 01:27(15年前)

1^F推powerdown:Gain=gmro=2VA'(KnI)^1/2/I=2VA'(uCWL/2I)^1/2 當WL給定03/25 02:09

2^F→powerdown:偏壓電流I愈弱，則Gain愈大且最大值發生在次臨界導通時03/25 02:13

3^F→powerdown:這樣說明應該沒錯，實際用HSPICE模擬也是如此03/25 02:15

4^F→powerdown:至於power是否與穩定度有關我不清楚，VDD會影響電路的03/25 02:17

5^F→powerdown:Swing而間接影響SNR，Noise Vlotage正比於(gm)^1/203/25 02:19

6^F→powerdown:不確定是否有回答道你的問題??請多指教!!03/25 02:20

[問題] 有辦法用Windows 7跑Hspice嗎?

[ Electronics ]5 留言, 推噓總分: +4

作者: jarrodchang - 發表於 2010/03/22 23:30(15年前)

5^F推powerdown:確定可以+1 win7 32bit很順喔(跟VISTA比)!!03/24 18:53

[問題] OP中的每顆MOS都要在saturation嗎？

[ Electronics ]8 留言, 推噓總分: +5

作者: Hyozero - 發表於 2009/12/07 15:30(16年前)

8^F推powerdown:加cs應該是cs的輸出阻抗較小可讓gain下降12/08 17:16

Re: [問題] IC設計的問題

[ Electronics ]7 留言, 推噓總分: +7

作者: jfsu - 發表於 2009/12/07 15:15(16年前)

7^F推powerdown:中肯淚推！12/08 17:20

首頁

尾頁