[問題] 放大器負載問題

看板Electronics作者 (jerry)時間14年前 (2011/11/16 16:21), 編輯推噓8(8推 0噓 10→)
留言18則, 7人參與, 最新討論串1/1
請問各位高手 如果是一顆 NMOS 電晶體當 CS組態放大 VDD通常會經由一個電阻 or NMOS Diode or PMOS Diode 接到D端當作負載 那麼這三種的差別在哪裡? 通常看到的電路 如基本差動放大器 NMOS input的話就會是 PMOS Diode 當負載 是基於什麼原因會選用 PMOS呢? 另外我知道在數位方面採用 PMOS+NMOS 當作反相器 可達到減少功率等等的優點 那麼如果是應用在類比放大器中 採用CMOS有什麼好處呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.165.235
推
11/16 18:28, , 1F
電阻當負載通常為示意，通常是用於分立式電路。NMOS Dio
11/16 18:28, 1F
→
11/16 18:29, , 2F
de當負載有基板效應且阻抗不匹配。PMOS Diode則無基板
11/16 18:29, 2F
→
11/16 18:30, , 3F
效應。你說的差動放大器例子大都是基於基板效應及電流
11/16 18:30, 3F
→
11/16 18:30, , 4F
源電路得關係。類比CMOS有省電、無基板效應、阻抗匹配
11/16 18:30, 4F
→
11/16 18:31, , 5F
易調整...........等等。
11/16 18:31, 5F
推
11/16 19:26, , 6F
PMOS的gain比較大 因為μp比較大
11/16 19:26, 6F
→
11/16 20:56, , 7F
μp>μn???????
11/16 20:56, 7F
推
11/16 21:17, , 8F
反了唷 nmos的mobility比較大
11/16 21:17, 8F
先感謝power大的回覆 pmos無body effect 這個我了解了 但是1. 請問類比CMOS省電的原因是什麼呢? 不是決定偏壓電流之後就一樣了嗎? 還有2. 阻抗不匹配是什麼意思? (指的是ro?) ※ 編輯: jerry5487 來自: 140.113.165.235 (11/16 21:47)
推
11/16 21:48, , 9F
你的比較對象 是純NMOS嗎?
11/16 21:48, 9F
推
11/16 22:04, , 10F
還是比BJT?
11/16 22:04, 10F
推
11/16 22:46, , 11F
1.先感謝jerry大的回覆，CMOS有省電的優點是'數位'CMOS
11/16 22:46, 11F
推
11/16 22:48, , 12F
因為靜態功率散逸趨於零。謝謝指正!!
11/16 22:48, 12F
→
11/16 22:48, , 13F
2.以負載為NMOS為例。放大率是GmRo，其中Ro是(ro並1/gm)
11/16 22:48, 13F
→
11/16 22:49, , 14F
ro>1/gm導致Ro下降，則稱阻抗不匹配。
11/16 22:49, 14F
推
11/17 11:41, , 15F
哎呀呀...腦筋突然轉錯了...NMOS的比較大..
11/17 11:41, 15F
→
11/17 12:49, , 16F
相對於電阻負載,使用MOS負載可具有更大的輸出擺幅
11/17 12:49, 16F
→
08/13 19:19, , 17F
因為靜態功率散逸趨於零 https://noxiv.com
08/13 19:19, 17F
→
09/17 23:13, , 18F
μp>μn?????? https://daxiv.com
09/17 23:13, 18F
‣ 更多 jerry5487 的文章
文章代碼(AID): #1EmtA5RJ (Electronics)