[請益] 有關MOS的channel length modulation effect
請問一下
MOS在直流時
需要考慮channel length modulation effect嗎?
MOS在飽和區時理想上是一條水平線(iD-vDS圖形)
可是vDS增加時(以NMOS為例) drain-body反偏增加 空乏區擴大
通道會夾止 甚至往source端shift
電流會微量上升
理論上應該直流要考慮才對 不曉得我說的是對或錯..
因為最近有做一題common source放大器
其drain端就是接一個以PMOS做成的current mirror
題目有給early voltage
我只是想問
做直流分析的時候 飽和電流公式0.5up*Cox(W/L)(VGS-Vtp)^2=IREF
須改成 0.5up*Cox(W/L)(VGS-Vtp)^2*(1+VSD/VA)=IREF嗎?
謝謝賜教^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.60.112.186
推
10/04 12:03, , 1F
10/04 12:03, 1F
→
10/04 12:04, , 2F
10/04 12:04, 2F
→
10/04 12:05, , 3F
10/04 12:05, 3F
推
10/04 15:47, , 4F
10/04 15:47, 4F
推
10/06 00:57, , 5F
10/06 00:57, 5F