[請益] 面試被問後段製程為什麼半導體蓋那麼高

看板Tech_Job作者 (轉角遇到困難)時間1年前 (2022/12/14 12:24), 1年前編輯推噓54(54推 0噓 60→)
留言114則, 73人參與, 1年前最新討論串1/2 (看更多)
如題，面試某科技廠時被問CMP和BEOL這些方向，結果人資問BEOL為什麼要蓋那麼高（示 意圖）我說訊號傳遞，人資說能不能再清楚一點，然後我也不知道怎麼掰了。回到家還是 在想為什麼要一直堆疊，可是谷歌的結果也是沒答案，各位鄉民知道嗎？ https://i.imgur.com/EGNtsRB.jpg
-- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.200.144.209 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1670991872.A.025.html
→
12/14 12:25, 1年前 , 1F
你瞎掰人資會知道？他根本不知道答案
12/14 12:25, 1F
推
12/14 12:27, 1年前 , 2F
人資居然會問這種問題XD
12/14 12:27, 2F
推
12/14 12:30, 1年前 , 3F
下次反問他，101為什麼蓋那麼高，他就知道答案了
12/14 12:30, 3F
※ 編輯: mytaiwan (1.200.144.209 臺灣), 12/14/2022 12:32:38
推
12/14 12:32, 1年前 , 4F
感覺就介電材質,避免寄生電容之類的.
12/14 12:32, 4F
→
12/14 12:43, 1年前 , 5F
我在講大海，你在說浴缸
12/14 12:43, 5F
推
12/14 12:44, 1年前 , 6F
截面積越大阻抗越低？
12/14 12:44, 6F
→
12/14 12:47, 1年前 , 7F
? 不是阿 蓋那麼高是啥問法 要問也是問厚度吧
12/14 12:47, 7F
→
12/14 12:47, 1年前 , 8F
通常高層會拿來拉PG降低IR-drop(截面積大阻抗低)
12/14 12:47, 8F
→
12/14 12:48, 1年前 , 9F
然後layer就是一層一層多上去 你不疊上去不就short
12/14 12:48, 9F
→
12/14 12:49, 1年前 , 10F
高速訊號為了避免雜訊和降延遲(例如clock)也走高層
12/14 12:49, 10F
→
12/14 12:56, 1年前 , 11F
人資比你想像中還要有料。
12/14 12:56, 11F
推
12/14 13:00, 1年前 , 12F
我看倒像塊綠豆糕
12/14 13:00, 12F
推
12/14 13:04, 1年前 , 13F
工程師背景的人資 厲害厲害
12/14 13:04, 13F
推
12/14 13:19, 1年前 , 14F
人資覺得我聽科技YouTuber講過的東西你居然不知道
12/14 13:19, 14F
推
12/14 13:33, 1年前 , 15F
難怪gg人資領的比工程師還多
12/14 13:33, 15F
推
12/14 13:48, 1年前 , 16F
你問大城市高架橋那麼多層要幹嘛
12/14 13:48, 16F
→
12/14 13:53, 1年前 , 17F
你反問他 你怎麼不知道？
12/14 13:53, 17F
推
12/14 13:55, 1年前 , 18F
gg人資真的會問這個嗎?不是都問壓力大怎紓壓?
12/14 13:55, 18F
推
12/14 14:12, 1年前 , 19F
因為土地很貴啊
12/14 14:12, 19F
→
12/14 14:18, 1年前 , 20F
這人資太強了
12/14 14:18, 20F
推
12/14 14:51, 1年前 , 21F
人資昨天吃飯聽到隔壁桌聊天講的，今天你來面試剛
12/14 14:51, 21F
→
12/14 14:51, 1年前 , 22F
好拿出來秀一手
12/14 14:51, 22F
推
12/14 14:54, 1年前 , 23F
鎮頭蓋，結構比較穩
12/14 14:54, 23F
推
12/14 14:56, 1年前 , 24F
電晶體數量越來越多，位子不夠配電路線了只好往上
12/14 14:56, 24F
→
12/14 14:56, 1年前 , 25F
爭取空間，另外sputter和電鍍銅太細也不好做好嗎…
12/14 14:56, 25F
→
12/14 14:58, 1年前 , 26F
需要考慮單一個CMOS線路需要的空間，Flash 還有WL B
12/14 14:58, 26F
→
12/14 14:58, 1年前 , 27F
L的問題還有製程面的問題
12/14 14:58, 27F
推
12/14 15:02, 1年前 , 28F
他不用知道，他要知道你會不會嘴砲，顯然妳的報告能
12/14 15:02, 28F
→
12/14 15:02, 1年前 , 29F
力就是句點人
12/14 15:02, 29F
→
12/14 15:09, 1年前 , 30F
傻逼人資就該問人資的東西 屁事一堆
12/14 15:09, 30F
推
12/14 15:10, 1年前 , 31F
土地很貴啊
12/14 15:10, 31F
推
12/14 15:14, 1年前 , 32F
貴司一流企業，不蓋高怎麼顯示高大尚?
12/14 15:14, 32F
推
12/14 15:15, 1年前 , 33F
這個建案怎麼蓋這麼高？她在撩你？
12/14 15:15, 33F
→
12/14 15:15, 1年前 , 34F
一層無法導通，不會蓋兩層嗎？
12/14 15:15, 34F
推
12/14 15:15, 1年前 , 35F
就地不夠啊 線能擠同一層幹嘛開第二層= =
12/14 15:15, 35F
→
12/14 15:19, 1年前 , 36F
低樓層用磅數高的水泥 高樓層用輕的鋼骨
12/14 15:19, 36F
→
12/14 15:31, 1年前 , 37F
人資問這個！ 你的地就那麼大
12/14 15:31, 37F
推
12/14 15:41, 1年前 , 38F
土地坪數不夠 只能往高樓層發展
12/14 15:41, 38F
還有 36 則推文
→
12/14 18:34, 1年前 , 75F
你技術都google來的嗎？
12/14 18:34, 75F
推
12/14 18:47, 1年前 , 76F
就面積吧？
12/14 18:47, 76F
→
12/14 18:47, 1年前 , 77F
這邊都產線菁英 只會帶貨、顧SPC、PM 最好會知道後
12/14 18:47, 77F
→
12/14 18:47, 1年前 , 78F
段金屬連線為什麼要這麼多層
12/14 18:47, 78F
推
12/14 18:48, 1年前 , 79F
人資？認真嗎？
12/14 18:48, 79F
→
12/14 18:48, 1年前 , 80F
有些產品的載板本身就小塊
12/14 18:48, 80F
→
12/14 18:48, 1年前 , 81F
你塞一段專業術語他就會說 嗯嗯 跟我想的一樣 這樣
12/14 18:48, 81F
→
12/14 18:48, 1年前 , 82F
就可以了
12/14 18:48, 82F
推
12/14 19:07, 1年前 , 83F
就面積吧 面積越大越貴啊
12/14 19:07, 83F
推
12/14 19:22, 1年前 , 84F
因為上一個面試的人這樣嗆他啊 他不知道所以先問你
12/14 19:22, 84F
推
12/14 19:23, 1年前 , 85F
一律回答好好做事情
12/14 19:23, 85F
→
12/14 19:36, 1年前 , 86F
人資搞不好在表達能力那欄就給比較低的評分了啊
12/14 19:36, 86F
推
12/14 20:12, 1年前 , 87F
你要先確定是人資，有時候也會有年輕漂亮的女工程
12/14 20:12, 87F
→
12/14 20:12, 1年前 , 88F
師
12/14 20:12, 88F
→
12/14 20:12, 1年前 , 89F
搞錯對象可能就斷送工作機會了
12/14 20:12, 89F
→
12/14 20:14, 1年前 , 90F
節省面積啊，不然市區房子全部蓋平房好嗎？
12/14 20:14, 90F
推
12/14 20:18, 1年前 , 91F
這人資秀你一臉XDDDDy
12/14 20:18, 91F
推
12/14 20:27, 1年前 , 92F
人資需要的是你的唬爛 不是你的專業知識
12/14 20:27, 92F
推
12/14 20:54, 1年前 , 93F
這應該不是人資吧！搞不好是主管
12/14 20:54, 93F
推
12/14 21:07, 1年前 , 94F
車多路就要多
12/14 21:07, 94F
推
12/14 21:34, 1年前 , 95F
佈線給外部接點 不同的層數拉出來的線路會對應到電
12/14 21:34, 95F
→
12/14 21:34, 1年前 , 96F
路不同點位置
12/14 21:34, 96F
推
12/14 23:53, 1年前 , 97F
堆疊的高度和客戶設計的晶片電路複雜度有關，對desi
12/14 23:53, 97F
→
12/14 23:53, 1年前 , 98F
gn house來說，能用越少層設計出相同PPA的chip，公
12/14 23:53, 98F
→
12/14 23:53, 1年前 , 99F
司會更有競爭力，而不是疊越高越好。
12/14 23:53, 99F
→
12/14 23:59, 1年前 , 100F
要問應用力學研究所為什麼蓋那麼高
12/14 23:59, 100F
→
12/15 00:33, 1年前 , 101F
正確回答是 反問他 真的是人資ㄇ
12/15 00:33, 101F
推
12/15 00:36, 1年前 , 102F
人資有這麼猛？？？
12/15 00:36, 102F
推
12/15 00:40, 1年前 , 103F
......
12/15 00:40, 103F
推
12/16 07:55, 1年前 , 104F
這問題很簡單 一個邏輯電路一定先連電晶體的走線
12/16 07:55, 104F
→
12/16 07:56, 1年前 , 105F
之後再連基本邏輯閘的走線
12/16 07:56, 105F
→
12/16 07:56, 1年前 , 106F
再連cell to cell 的走線
12/16 07:56, 106F
→
12/16 07:56, 1年前 , 107F
之後是block to block
12/16 07:56, 107F
→
12/16 07:57, 1年前 , 108F
越後面層級的連線往前看到的路越遠
12/16 07:57, 108F
→
12/16 07:57, 1年前 , 109F
也就是越上層的金屬需要比較低的電阻 才能達到
12/16 07:57, 109F
→
12/16 07:57, 1年前 , 110F
一樣的阻抗
12/16 07:57, 110F
→
12/16 07:57, 1年前 , 111F
然後又因為每一層只能一個方向 所以只要轉彎
12/16 07:57, 111F
→
12/16 07:58, 1年前 , 112F
就要多一層 電路複雜度越高 需要的層數就越多
12/16 07:58, 112F
→
12/16 07:58, 1年前 , 113F
再加上CMP 製程才能工業化 每一層都一定要平
12/16 07:58, 113F
→
12/16 07:59, 1年前 , 114F
結案
12/16 07:59, 114F
‣ 更多 mytaiwan 的文章
文章代碼(AID): #1ZcL000b (Tech_Job)
‣ 更多 mytaiwan 的文章
文章代碼(AID): #1ZcL000b (Tech_Job)