Re: [請益] 面試被問後段製程為什麼半導體蓋那麼高

看板Tech_Job作者sky2030 (無業遊民)時間3年前 (2022/12/14 16:17)推噓11(12推 1噓 10→)

留言23則, 17人參與討論串2/2 (看更多)

※ 引述《mytaiwan (轉角遇到困難)》之銘言： : 如題，面試某科技廠時被問CMP和BEOL這些方向，結果人資問BEOL為什麼要蓋那麼高（示 : 意圖）我說訊號傳遞，人資說能不能再清楚一點，然後我也不知道怎麼掰了。回到家還是 : 在想為什麼要一直堆疊，可是谷歌的結果也是沒答案，各位鄉民知道嗎？ : https://i.imgur.com/EGNtsRB.jpg

乾…連這個都答不出來平常在板上洗臉人資結果一問就倒會越蓋越高這情況只有在邏輯電路比較常見 Dram 後段相對簡單很多原因是因為相同面積下要增加電晶體密度只能往垂直發展（例如：固態硬碟就是3D閘）另一個原因是電路功能越多繞線就越複雜當然只能越疊越多層還有一個原因是如果不是用EUV ,hard mask 也會隨著尺寸縮小越疊越多層（有些hard mask 就會留著沒去掉）以後答不出來記得跟人資要電話說回去查清楚再回覆她….懂？ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.138.251.113 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1671005822.A.4B0.html ※ 編輯: sky2030 (223.138.251.113 臺灣), 12/14/2022 16:21:02

→

iverson0991

12/14 16:20, 3年前 , 1^F

12/14 16:20, 1^F

管她正不正…先要再說 ※ 編輯: sky2030 (223.138.251.113 臺灣), 12/14/2022 16:21:38

→

Firstshadow

12/14 16:26, 3年前 , 2^F

12/14 16:26, 2^F

推

azik

12/14 16:28, 3年前 , 3^F