看板 [ Tech_Job ]
討論串[請益] 面試被問後段製程為什麼半導體蓋那麼高
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [請益] 面試被問後段製程為什麼半導體蓋那麼高
推噓11(12推 1噓 10→)留言23則，0人參與, 3年前最新作者sky2030 (無業遊民)時間3年前 (2022/12/14 16:17), 3年前編輯資訊
0
1
0
內容預覽:
乾…連這個都答不出來. 平常在板上洗臉人資 結果一問就倒. 會越蓋越高這情況只有在邏輯電路比較常見. Dram 後段相對簡單很多. 原因是因為 相同面積下要增加電晶體密度. 只能往垂直發展（例如：固態硬碟就是3D閘）. 另一個原因是電路功能越多 繞線就越複雜. 當然只能越疊越多層. 還有一個原因是如
(還有179個字)
#1
[請益] 面試被問後段製程為什麼半導體蓋那麼高
推噓54(54推 0噓 60→)留言114則，0人參與, 3年前最新作者mytaiwan (轉角遇到困難)時間3年前 (2022/12/14 12:24), 3年前編輯資訊
0
1
0
內容預覽:
如題，面試某科技廠時被問CMP和BEOL這些方向，結果人資問BEOL為什麼要蓋那麼高（示意圖）我說訊號傳遞，人資說能不能再清楚一點，然後我也不知道怎麼掰了。回到家還是在想為什麼要一直堆疊，可是谷歌的結果也是沒答案，各位鄉民知道嗎？. https://i.imgur.com/EGNtsRB.jpg.
(還有21個字)
首頁
上一頁
1
下一頁
尾頁