Re: [問題] ADC的線性度調整問題
※ 引述《h94jo3cl4 (安卓)》之銘言：
: 標題: [問題] ADC的線性度調整問題
: 時間: Fri Sep 14 19:32:09 2012
:
: 可是測量出來的ENOB卻很小，原因是因為Bootstrapped switch的線性度很差
在講這句話之前，必須非常非常確定這件事情
否則會往錯誤的方向去鑽
: 學長說Bootstrapped switch不需要gain，所以size用最小的就可以了
這句話不對，size小的話Ron就會大，開關打不開
你一個週期的settling根本就到不了
Ron跟寄生電容永遠是一個trade-off
: 我原先的想法是clks到clksb的inverter的size要比電路中其他的MOS小一點
: 可是我發現inverter的size和其他MOS的size維持一定的比例(不管是大或小)
: 就可以使Bootstrapped switch的ENOB稍微提高，
: 而且size越大，enob似乎也Bootstrapped switch.會越高(?)
: 可是也無法達到爬文中說Bootstrapped switch的ENOB很容易就可以達到的11、12bits
你必須更了解switch的特性
建議你想辦法去對應Ron，寄生電容之間參數的關係
如果只是專題當然不用這麼認真
想做到比較好，斤斤計較是不可避免的
: loading的電容論文中有提供，Bootstrapped switch中的Cs我也發現好像越小ENOB就會差
: (Cs目前用100p，會不會太大)
: 請問各位前輩我該怎麼提高Bootstrapped switch的ENOB呢？
: 謝謝各位前輩
你目前做電路的方法是亂try
以及看到一個狀況就隨便找一個原因去歸咎
建議你去固定某一些parameter，並利用最基本的原理去觀察
ex.觀察你每個cycle是否電容都有充飽電？
電容電沒辦法充飽，當然電路performence會掉
此時要看是否電容太大？Ron是否太大？
Ron若太小，加大size，寄生電容是否影響behavior？
另外你如何歸結boot-strapped switch線性度很差？
你有打full-swing的sine-wave去觀察他的Vds是否相同嗎？
boot-strapped目的就是提升線性度，會不會是你電路用錯了？
如果是ENOB掉，真的是線性度的問題嗎？
是不是你寄生電容太多，頻率操太快，電容沒充飽
甚至是comparator根本就fail
那顆comparator很難懂唷
SAR很難做滴 加油
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 27.105.1.48
推
09/14 23:19, , 1F
09/14 23:19, 1F
推
09/14 23:22, , 2F
09/14 23:22, 2F
→
09/14 23:22, , 3F
09/14 23:22, 3F
→
09/14 23:23, , 4F
09/14 23:23, 4F
推
09/14 23:58, , 5F
09/14 23:58, 5F
→
09/14 23:58, , 6F
09/14 23:58, 6F
→
09/14 23:59, , 7F
09/14 23:59, 7F
→
09/15 00:00, , 8F
09/15 00:00, 8F
→
09/15 02:08, , 9F
09/15 02:08, 9F
→
09/15 02:09, , 10F
09/15 02:09, 10F
→
09/15 02:09, , 11F
09/15 02:09, 11F
推
09/15 09:48, , 12F
09/15 09:48, 12F
推
09/15 10:05, , 13F
09/15 10:05, 13F
推
09/15 23:44, , 14F
09/15 23:44, 14F
→
08/13 19:31, , 15F
08/13 19:31, 15F
→
09/17 23:24, , 16F
09/17 23:24, 16F
討論串 (同標題文章)