[問題] ADC的線性度調整問題

看板Electronics作者 (安卓)時間13年前 (2012/09/14 19:32), 編輯推噓12(12推 0噓 16→)
留言28則, 7人參與, 最新討論串1/6 (看更多)
各位前輩大家好，小弟目前在做專題， 看了這一篇論文： A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure 張順志教授的論文 目前已經用hspice模擬出一個雙端的ADC 可是測量出來的ENOB卻很小，原因是因為Bootstrapped switch的線性度很差 學長說Bootstrapped switch不需要gain，所以size用最小的就可以了 我原先的想法是clks到clksb的inverter的size要比電路中其他的MOS小一點 可是我發現inverter的size和其他MOS的size維持一定的比例(不管是大或小) 就可以使Bootstrapped switch的ENOB稍微提高， 而且size越大，enob似乎也Bootstrapped switch.會越高(?) 可是也無法達到爬文中說Bootstrapped switch的ENOB很容易就可以達到的11、12bits loading的電容論文中有提供，Bootstrapped switch中的Cs我也發現好像越小ENOB就會差 (Cs目前用100p，會不會太大) 請問各位前輩我該怎麼提高Bootstrapped switch的ENOB呢？ 謝謝各位前輩 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.39.196.133
推
09/14 20:25, , 1F
100p...太大啦 會不會電容的跨壓跟本沒衝到vdd
09/14 20:25, 1F
→
09/14 20:30, , 2F
有把VDD送過去耶，原本用100f，可是enob很低...
09/14 20:30, 2F
推
09/14 20:32, , 3F
用個1p都嫌大了,先跑個switch的FFT就知道問題在哪了
09/14 20:32, 3F
前輩您好，這是100p的switch FFT http://ppt.cc/fSef ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 20:38)
推
09/14 20:43, , 4F
看起來不到8bit阿, 而且取樣點數有點少
09/14 20:43, 4F
→
09/14 20:43, , 5F
取樣的波型應該整個變了吧...
09/14 20:43, 5F
因為電腦跑比較慢，所以只取64點，前輩說對了，取樣波形整個變了， 之前波形正確的enob很低，所以我試著調整size看能不能解決， 結果enob變大一點點，可是波形整個變了... ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 20:45)
推
09/14 20:50, , 6F
做到11bit多應該沒有很難, 除非用到很奇怪的W/L或load
09/14 20:50, 6F
我一開始的W/L是2u/0.18u、20u/0.18u、Cs=100p function正確，可是ENOB只有4bits左右 ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 20:55)
推
09/14 21:00, , 7F
100p太大了, 取個1~2p就差不多啦
09/14 21:00, 7F
→
09/14 21:01, , 8F
p/n mos size隨便取個2:1 應該至少也有10以上了吧
09/14 21:01, 8F
若是W/L都取0.36u/0.18u Cs=1p load照paper給的電容array約是2p 不知道為什麼跑出來的enob只有1bit... ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 21:11)
推
09/14 21:15, , 9F
用開關設計的取樣電路18隨便做應該都有10bit以上...
09/14 21:15, 9F
→
09/14 21:24, , 10F
1bit應該整個function都有問題吧 先跑暫態看波形對不對?
09/14 21:24, 10F
function的確是錯的...
推
09/14 21:29, , 11F
1bit應該是接錯了, 用來提升電壓到2Vdd的cap值多少?
09/14 21:29, 11F
什麼是cap值押？
→
09/14 21:30, , 12F
總之, 波型正確看FFT才有意義, 不然就是FFT跑錯了
09/14 21:30, 12F
調幾次的W/L，有幾次function正確，可是ENOB很低 有幾次卻是ENON比較高，可是function錯了... ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 21:36)
推
09/14 21:42, , 13F
Bootstrapped不是該有個電容是用來提升電壓到2Vdd嗎?
09/14 21:42, 13F
就是Cs！這篇paper是衝到VDD+Vin ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 21:44)
推
09/14 21:50, , 14F
那sample的電容大小呢?
09/14 21:50, 14F
paper有給，電容array的等效電容是2.4566p ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 21:51)
→
09/14 21:51, , 15F
喔喔 看到了 上面有寫2p
09/14 21:51, 15F
推
09/14 21:53, , 16F
理論上應該是不會有問題啦幾個新手常見的錯誤檢查看看
09/14 21:53, 16F
→
09/14 21:54, , 17F
1. p/n mos有沒有接反 2.body有沒接錯電位 3. clock
09/14 21:54, 17F
所以Cs=1p可以嗎？ 所有的body我都把他跟source接在一起 ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 21:56)
→
09/14 21:56, , 18F
有沒有給錯, 4.跑FFT有沒有正確取到值
09/14 21:56, 18F
→
09/14 21:57, , 19F
cs=1p還可以啦 不要太誇張跟效能應該沒啥影響
09/14 21:57, 19F
→
09/14 21:58, , 20F
反正小電路debug最多就是把每個節點的電位抓出來看
09/14 21:58, 20F
→
09/14 21:58, , 21F
看看跟你想得值一不一樣 這樣就知道問題在哪
09/14 21:58, 21F
→
09/14 21:59, , 22F
如果還不行那就只能請教學長或同學啦
09/14 21:59, 22F
其實只跑bootstrapped switch，ENOB可以到9.07(沒辦法到10以上)， 可是一接上比較器就會掉得很低... ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 22:00)
推
09/14 23:10, , 23F
bootstrapped switch body不能接source
09/14 23:10, 23F
→
09/14 23:11, , 24F
switch mos gate電壓會超過vdd 接到這點的pmos
09/14 23:11, 24F
→
09/14 23:11, , 25F
body跟source就要注意 務必要讓body接到最高電位
09/14 23:11, 25F
我的確沒有注意到這件事！ horsemelon前輩您好，bootstrapped switch是nMOS， 如果把nMOS的body接到VDD不會怪怪的嗎？ 如果我接到GND，跑出來的波形和直接接到source的波形相比，ENOB下降了1bit耶... 我疏忽的東西真多，我還要繼續努力學習！！！ 謝謝前輩們的指導！！！ ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 23:25) ※ 編輯: h94jo3cl4 來自: 114.39.196.133 (09/14 23:42)
推
09/15 06:42, , 26F
我沒記錯的話 nmos body應該要接到source
09/15 06:42, 26F
→
08/13 19:31, , 27F
1. p/n mos有 https://noxiv.com
08/13 19:31, 27F
→
09/17 23:24, , 28F
喔喔 看到了 上面有寫 https://daxiv.com
09/17 23:24, 28F
‣ 更多 h94jo3cl4 的文章
文章代碼(AID): #1GKnMxKz (Electronics)
討論串 (同標題文章)
以下文章回應了本文 (最舊先)：
完整討論串 (本文為第 1 之 6 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共6篇)
‣ 更多 h94jo3cl4 的文章
文章代碼(AID): #1GKnMxKz (Electronics)