Re: [討論] 救命!PVT模擬到快瘋了

看板Electronics作者satokuzao (no元)時間14年前 (2011/12/18 16:14)推噓15(15推 0噓 17→)

留言32則, 9人參與討論串4/6 (看更多)

將貼圖數據化 1. *綠底背景代表的是一般代表性的3個角落，只測這三個，那104ppm/mA的誤差可接受 2. 採用的VDD是3V 如果是用Dropout的VDD電壓(也就是1.8V+0.2V=2V)那表現可以更好，例如TT 25 2V數據是 12ppm/mA左右 PVT Load Regulation(ppm/mA) OTA輸入端誤差電壓(mV) TT 25 3V @ TT_RES 30.7 * 0.919 TT -40 3V @ TT_RES 10.9 0.278 TT 120 3V @ TT_RES 273 8.96 SS 25 3V @ SS_RES 18.6 0.508 SS -40 3V @ SS_RES 9.47 0.222 SS 120 3V @ SS_RES 104 3.32 FF 25 3V @ FF_RES 65.1 2.08 FF -40 3V @ FF_RES 21.5 0.643 FF 120 3V @ FF_RES 996 33.0 SF 25 3V @ FF_RES 78.9 2.55 SF -40 3V @ FF_RES 30.3 0.953 SF 120 3V @ FF_RES 1010 33.4 SF 25 3V @ SS_RES 43.4 1.33 SF -40 3V @ SS_RES 12.9 0.339 SF 120 3V @ SS_RES 843 27.9 FS 25 3V @ Ff_RES 16.6 0.418 FS -40 3V @ FF_RES 9.98 0.221 FS 120 3V @ FF_RES 102 3.2 FS 25 3V @ SS_RES 29.9 0.908 FS -40 3V @ SS_RES 10.9 0.284 FS 120 3V @ SS_RES 143 4.65 ※ 引述《satokuzao (no元)》之銘言： : 原文全部刪光光~ : 以下是電路圖，請搭配使用(省略掉了Bias circuit和暫態補償電路) : http://ppt.cc/U3eO : 這是一個2~3V 轉 1.8V的Capacitor-LESS LDO。故OTA沒有使用BUFFER，否則LP gain的 : 主極點會太高 : 電路圖中的ERROR AMP接成負回授 : 所以誤差放大器會盡量將兩個輸入端的電壓調整為相等，但是因為許多原因 : 電路的不對稱、LAYOUT的誤差、設計上的錯誤，所以輸入端電壓並不會絕對相等 : 這應該就是有V_offset的原因 : 而影響LDO的Load regulation的關鍵則列出式子 : △Vout △Vos_s : Load regulation = ---------- = Ro-reg + ----------- X A_cl : △I_load △I_load : △I_load是DC sweep，在各個PVT情況下會相同，Ro-reg是閉迴路時的輸出電阻， : 但老實說不清楚是什麼東東(下面會證明這不是影響主因)。 : 猜測是由△Vos_s導致的結果，於是先跑過一些CORNER後拿出放大器兩端的電壓 : 結果如下圖 : http://ppt.cc/X@C7 : 可以發現到某些角落下兩端的輸入電壓誤差非常大，將輸入誤差非常大的角落 : 對照不同PVT的Load regulation表現(如下圖) : http://ppt.cc/rAT~ : 注意到V_offset非常大的角落Load regulati : 也非常差，完全一模一樣! 於是證明是V_offset引起的誤差 : 今天先到這邊吧~明天再補上，原因分析和目前現有的解決方法和迷思 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.117.178.180

推

jamtu

12/18 18:36, , 1^F

12/18 18:36, 1^F

→

jamtu

12/18 18:36, , 2^F

12/18 18:36, 2^F

→

jamtu

12/18 18:37, , 3^F

12/18 18:37, 3^F