討論串[討論] 救命!PVT模擬到快瘋了
共 6 篇文章
內容預覽:
原文恕刪....不好意思. 就以偏壓電路來說 小弟發表一點自己的看法. 若有錯誤之處 還請版上高手指正一番. 以您所提出的wide_swing的架構來說. 他所產生的偏壓點會受到溫度以及製成變異的影響是非常正常的. 這種偏壓電路的目的就是為了當產生製成變異或是溫度變化的時候. 他可以跟著被偏壓的電路
(還有355個字)
內容預覽:
這篇會先說明採用的偏壓電路，請各位幫忙看看哪邊有問題. 小弟心中的疑惑會用黃色字體標示出來，後面會附上看法，懇請解惑. 偏壓電路採用在Martin課本上面的Wide-Swing Constant-Transcondutance Bias Circuit. 附圖1. http://ppt.cc/I@8
(還有2143個字)
內容預覽:
將貼圖數據化. 1. *綠底背景代表的是一般代表性的3個角落，只測這三個，那104ppm/mA的誤差可接受2. 採用的VDD是3V 如果是用Dropout的VDD電壓(也就是1.8V+0.2V=2V)那表現可以更好. ，例如TT 25 2V數據是 12ppm/mA左右. PVT Load Regul
(還有1095個字)
內容預覽:
原文全部刪光光~. 以下是電路圖，請搭配使用(省略掉了Bias circuit和暫態補償電路). http://ppt.cc/U3eO. 這是一個2~3V 轉 1.8V的Capacitor-LESS LDO。故OTA沒有使用BUFFER，否則LP gain的. 主極點會太高. 電路圖中的ERROR
(還有547個字)
內容預覽:
沒錯，你不能預期上下的電流一樣，使Vx永遠在飽和區. 這件事情也就是全差動電路需要做CMFB的理由. 只要ro越大，一點點上下電流的mismatch就會讓你電壓掛掉. 這是完全錯誤的電路設計觀念. 如果你的電路對你手動的size那麼敏感. 那麼一點點製程漂移，就會把你調好的size打趴. 不會有人設
(還有374個字)