作者查詢 / wildwolf
作者 wildwolf 在 PTT 全部看板的留言(推文), 共1801則
限定看板:全部
看板排序:
全部AfterPhD845comm_and_RF273PhD210Master_D111Electronics96Teacher50RDSS38Gossiping22tax22Education20graduate14Chiayi10Grad-ProbAsk9CareerPlan7PttLifeLaw7ask6CSMU-MSSW935NUU_ME5NYUST_EL96A5SENIORHIGH5Food4Programming4CCU_talk3joke3marriage3PDA3Boy-Girl2car2Linux2Perl2rent-exp2BabyMother1BBSmovie1ck57th3281Hsinchu1iOS1JapanStudy1NDHU_RFIC1ntnuch92b1NTUST-EE-B911PHP1PushDoll1<< 收起看板(42)
13F→: 拜託樓上千萬不要,到時候學校會計室就會說,沒列在上面06/29 07:10
14F→: 的都不可以核銷06/29 07:10
1F→: 軟體有極限,回頭改電路架構才是正確的。06/17 10:03
1F推: 你連今年只能採計四科都不知道也想來戰院長06/12 07:21
11F→: 很好的心得分享05/20 08:34
1F→: 先接好 standard cell power 才做 CTS, CTS 也會routing06/06 08:29
26F→: 一個NAND gate input SA0 = output SA1, 所以這兩個05/31 08:46
27F→: fault 可以 collapse 成一個來看,所以可以另外算一個05/31 08:47
28F→: collapse fault coverage 出來05/31 08:47
1F推: always@(a or b) if (en) c= a + b05/30 21:45
4F→: 如果你已經遵照良好的寫作習慣來做事,那當然不會有問題05/31 08:40
5F→: 不然一般就是會舉例 sensitivity list not complete05/31 08:41
6F→: procedure assignment 部分用 blocking,部分用 non-bloc05/31 08:41
7F→: king, 造成 race condition 問題, not full case 造成05/31 08:42
8F→: extra latch, cross clock domain 問題, syncrhous rese05/31 08:43
9F→: t 訊號 synthesis 軟體辨識錯誤, 造成合成出來電路無法05/31 08:43
10F→: reset, ... 只要你整合的電路裡面,有一個出問題就有問05/31 08:44
11F→: 題,你又不能保證所有的 code 都是你寫的<05/31 08:44
12F→: 都有通過lint檢查05/31 08:44
1F推: 跟 run-length 相關的 metal spacing 問題,要去改 lef05/30 21:49
2F→: file05/30 21:49
6F→: 因為你也沒講是什麼製程,我就隨便回答,先進製程中,05/31 08:18
7F→: 金屬間的距離會跟平行長度,兩邊金屬寬度都有關連。05/31 08:19
8F→: metal density 的問題,透過 Calibre 之類的軟體,加上05/31 08:19
9F→: dummy metal 就可以滿足 density 問題05/31 08:20
1F→: 你秀的圖VDD和VSS當然不會接起來,先檢查一開始 Global05/29 13:32
2F→: Net Connection 宣告是不是沒設好05/29 13:32
5F→: 樓上好像是寫 FB BBS 的,年代久遠記憶不清楚了05/17 08:19
9F→: 因為校內很多會議都講中文的,很多表格也都是只有中文的05/28 09:17
12F→: 目前學校的系統大部分都是有英文版本了,不過開會這件事05/29 13:27
13F→: ,就是還是中文為主,總不能每次開會的附件和議程都要有05/29 13:28
14F→: 英文翻譯吧?05/29 13:28