作者查詢 / vapaa

總覽項目：發文 | 留言 | 暱稱

作者 vapaa 在 PTT [ Electronics ] 看板的留言(推文), 共51則

限定看板：Electronics

看板排序：

全部DMM_GAMES159Electronics51RockMetal17guitar14DotA213Hsinchu4car1CATCH1hardware1PCReDive1<< 收起看板(10)

首頁

尾頁

[問題] FPGA Program Failed

[ Electronics ]4 留言, 推噓總分: +2

作者: vapaa - 發表於 2012/03/23 12:14(13年前)

2^F→vapaa:確定過jumper也沒有接錯@@03/24 10:42

4^F→vapaa:似乎是JTAG下載的問題換過一個就好了03/27 23:06

[問題] 兩個電子學的題目

[ Electronics ]15 留言, 推噓總分: +1

作者: stevegood - 發表於 2010/10/07 20:09(15年前)

1^F推vapaa:1的B應該沒錯吧 Vsb<0的時候 Vth會變小 MOS比較容易turn on10/07 22:29

2^F→vapaa:D的話應該也跟early effect有關10/07 22:31

3^F→vapaa:第2題的話就不太記得了要翻翻固電的書10/07 22:37

4^F→vapaa:至於PM的話大約是PM越大 damping ratio越大10/07 22:40

5^F→vapaa:step response的rise time也會越長但比較不會抖動10/07 22:43

6^F→vapaa:但是想要快要response快一點的話 damping ratio就要小10/07 22:44

7^F→vapaa:也就是抖動比較大但是反應比慢慢充上去還快速10/07 22:46

8^F→vapaa:PM小於0的話電路就會unstable一直震盪負回授變正回授10/07 22:48

9^F→vapaa:但是PM僅限於沒有right-half plane zero的時候適用10/07 22:49

10^F→vapaa:想了解的話可以翻控制的書會更清楚@@10/07 22:50

11^F→vapaa:1的B是body effect@@ 沒注意看到題目XD10/08 09:55

[問題] RAZAVI AIC

[ Electronics ]3 留言, 推噓總分: +1

作者: vapaa - 發表於 2010/10/04 15:03(15年前)

2^F→vapaa:樓上的意思是說gm1和gm2都要乘2嗎這樣跟他的差更多了@@10/04 16:44

3^F→vapaa:而且為什麼要乘2呢可以請樓上說明一下嗎謝謝10/04 16:45

[問題] 與FFT相關的問題

[ Electronics ]25 留言, 推噓總分: +5

作者: vapaa - 發表於 2010/08/19 18:31(15年前)

4^F→vapaa:5%大概就像是input:-7584 output:-8101這樣(轉成10近位來看)08/19 23:19

5^F→vapaa:換成2進位的話應該是在LSB附近error發生的比較多08/19 23:20

6^F→vapaa:請問a大提到的浮點運算能在硬體上實現嗎08/19 23:24

7^F→vapaa:我做的這個是定點的把資料轉換成2進位再位移到16個bit08/19 23:27

8^F→vapaa:謝謝08/19 23:28

15^F→vapaa:嗯謝謝b大的建議我把twiddle factor在給多一點bit試看看08/19 23:42

16^F→vapaa:我選16bits和10bits是用c語言模擬整個OFDM BER vs SNR的結果08/19 23:45

17^F→vapaa:看定點的結果和浮點曲線的密合度所以可能沒有測SQNR來得準08/19 23:47

Re: [問題] VERILOG 時脈問題

[ Electronics ]2 留言, 推噓總分: +1

作者: vapaa - 發表於 2010/08/16 11:52(15年前)

1^F→vapaa:combinational裡面的count==4'd9可以改到自己想要的值出現08/16 11:57

[問題] VERILOG 時脈問題

[ Electronics ]8 留言, 推噓總分: +2

作者: zx33571163 - 發表於 2010/08/15 21:59(15年前)

4^F→vapaa:比較好奇這樣子寫不曉得synthesis會不會過@@08/16 10:31

5^F→vapaa:我想是你的bufout中間經過一個buffer(flip-flop)08/16 10:37

6^F→vapaa:才讀到bufin的值所以會晚一個CLK出現08/16 10:38

7^F→vapaa:那個buffer感覺是多餘的因為你的bufout本身就是flip-flop了08/16 10:40

8^F→vapaa:還有如果要用flip-flop reset裡面都要寫完整吧08/16 10:42

[問題] VERILOG SHIFT REG

[ Electronics ]26 留言, 推噓總分: +6

作者: zx33571163 - 發表於 2010/08/14 20:39(15年前)

20^F推vapaa:中間那段可以用C寫再輸出到文字檔複製貼上快又不容易錯08/16 10:15

21^F→vapaa:reset裡面應該也要包含shift reg的reset 這樣寫比較正確08/16 10:21

22^F→vapaa:還有你reset trigger的方式可能打錯了應該是negedge的^^08/16 10:25

[問題] 關於compensation的問題

[ Electronics ]31 留言, 推噓總分: +5

作者: vapaa - 發表於 2010/06/21 11:45(15年前)

2^F→vapaa:他有規定要做至少三級以上兩級的話真的好做很多= =06/21 12:48

5^F→vapaa:http://img228.imageshack.us/i/68737375.jpg/06/21 13:26

6^F→vapaa:只會用小畫家畫~"~ 有點醜還有一半von那邊的電路跟vop對秤06/21 13:27

8^F→vapaa:嗯...謝謝另外有一個問題想請教 THD要過1Vpp的sin wave06/21 14:03

9^F→vapaa:指的是input swing range要大過+-0.25V嗎?06/21 14:06

10^F→vapaa:那如果input swing range要夠大的話似乎只能用pseudo-diff06/21 14:08

11^F→vapaa:的架構囉? 因為我把vin都bias在0.7 所以信號往上的swing06/21 14:10

12^F→vapaa:只有一點點如果太大的話 pmos就off了QQ06/21 14:11

14^F→vapaa:vod把他調到90mv 測出來的THD過大是不是要250mv才夠呢?06/21 16:40

15^F→vapaa:但是如果vod要到250mv的話這樣VDD可能要調到1.8左右了@@06/21 16:41

17^F→vapaa:這是參考上課的講義想的主要就是第二級比較特別06/21 18:22

18^F→vapaa:用一個CS和current mirror產生出正的gm 還有第三級的06/21 18:23

19^F→vapaa:active load弄成由第二級的input由CS feed到第三級的output06/21 18:25

20^F→vapaa:可是這個電路好像有很多問題...像是在0dB左右會生出一個peak06/21 18:26

21^F→vapaa:這個就不知道怎麼下手了= =06/21 18:27

23^F→vapaa:嗯就是怎麼補都補不回來我放棄這個電路了QQ 改做別的06/23 00:54

25^F→vapaa:電路tune出來了原來是一個C接錯node 哈哈~ GBW有25MHz06/23 19:50

26^F→vapaa:gain弄到96dB VDD 1.8v IDD 0.55mA SR 17v/us06/23 19:52

27^F→vapaa:謝謝各位大大的提示~ 終於完成了:D06/23 19:53

首頁

尾頁