作者查詢 / srandom
作者 srandom 在 PTT [ Electronics ] 看板的留言(推文), 共28則
限定看板:Electronics
看板排序:
2F推: 我沒IEEE account連論文都看不到也沒辦法查阿 樓下靠你了05/31 15:41
7F→: 1.5bit/stage 可以請前輩稍微解釋一下嗎~ 感謝04/22 19:46
2F推:我沒有問題, 所以不反映 ~_~09/09 21:43
1F→:這個我到完全沒想過~ 感謝10/02 21:50
1F推:感謝~ 所以branch1只是要用來bias branch2 他們的length10/02 21:48
2F→:不一定要有什麼關係(?) 同理 branch 4 的pmos串也是為了10/02 21:49
3F→:建立一個Vgs用來 bias他右邊的pmos10/02 21:49
7F→:謝謝樓上, 我查到的大L是因為 電阻大 電流matching好10/02 08:50
10F→:Vth的變化較小~是想說為甚麼不用相同的L從頭做到尾就好呢?10/02 08:51
11F→:謝death大, 是說得到的方案會很糟嗎10/02 08:53
12F→:有哪些書有提到這種用法嗎? 查了matin和razavi都沒看過10/02 08:53
1F推:有圖嗎?07/22 22:27
7F推:設定transient 的地方不是可以設定 start, end 和 step 嗎08/10 17:46
1F推:超感謝分享~ 輸出點為了讓RC小速度快 size是都很小沒錯11/22 23:02
2F→:但是如果是輸出的differential pair呢? 為了讓gain大11/22 23:03
3F→:W加大,這樣變成上面是大size的電晶體 下面接著小size電晶11/22 23:05
4F→:體,這樣會很奇怪嗎?此外這樣電晶體也是應該都操作在11/22 23:08
5F→:saturation region嗎? 第二行打錯了,是輸入differential11/22 23:09
6F→:pair 再次感謝~11/22 23:10
10F推:不好意思沒說清楚 http://tinyurl.com/6pwsxx 舉例來說11/23 12:58
11F→:像上面那篇報告第五頁右下角那個比較器INp 和INn設計的準11/23 12:59
12F→:則是什麼呢?是size大好讓他的gain較大這樣子嗎?11/23 13:01
13F→:然後上面的意思是說 如果是size大了話,那大size的input11/23 13:04
14F→:differential pair加上小size的正回授電路,這樣會很奇怪11/23 13:05
15F→:嗎 XD 不好意思麻煩您了11/23 13:05
22F推:第三頁那邊討論一下 two-stage op SR 應該是看第一級的11/18 20:05
23F→:偏壓電流吧 ?11/18 20:05