Re: [問題] 關於ADC中的比較器

看板Electronics作者 (BBYAN)時間15年前 (2008/11/18 06:22), 編輯推噓25(25023)
留言48則, 22人參與, 5年前最新討論串2/2 (看更多)
※ 引述《wwwok (勇敢的堅持下去)》之銘言: : 想請問一下各位大大 : 在ADC中的比較器 大部分適用什麼做的呢 : 我現在設計了一個flash ADC : 用了不少比較器 雖然說op可以拿來當做比較器 : 但是面積好像大了點 而且op有很多種 : 不知道應該使用那一種的op來做呢 : 目前是用two stage的op來當比較器 : 但是好像無法作用的感覺 : 多謝版上各位大大了 應強者我同學的要求來發文的 我是弱者 -.- 首先是第一個問題 OPAmp為什麼不適合拿來當comparator? 或者可以這樣問 OPAmp跟comparator有什麼不同? 我所讀過的兩本Analog IC design教科書 Martin、Allen在開始介紹comparator的時候 也是把OPAmp拿來當作comparator使用 Power、Area也是考量之一,但是OPAmp不適合拿來當作comparator 最主要的原因我想是OPAmp太~ 慢~ 了~ 如同推文j大所說的OPAmp主要是操作在閉迴路(負迴授)的情況之下 而comparator則是操作在開迴路的情況之下 將兩個有差距的輸入電壓"比較"出來,輸出電壓是"High" or "Low" OPAmp在負迴授的情況之下,輸出電壓依然是類比值 (功能可能是加減,放大,積分) 要"追"類比值還是比"追"數位值來的輕鬆,一般對於追的速度有定義一個參數 叫做slew rate,你可以想像一下如果你的輸出電壓這個週期是high下個週期是 low在下個週期又是high,你的OPAmp可能要設計的很辛苦,以two-stage OPAmp 來說就是補償電容電阻不能太大而第二級偏壓電流要大,電流一大的情況之下 power是小不了的 另外在正常的情況之下使用OPAmp都是為了達到一些線性的功能 如線性放大線性積分…等,因此OPAmp裡面的Transister都是操作在飽和區 所以剛剛指的電流大還是指偏壓電流大,無時無刻在消耗的電流 OPAmp要考慮到的參數大多有Gain、Bandwidth、PM、linearity PSRR、CMRR、ICMR、slew rate…等,蠻多參數其實都是由負迴授電路的spec 所決定的,比方說SC Amp的速度要多快?誤差要多小?就可以決定OPAmp的Gain Bandwidth、Slew rate,運用在Preamplifier(ex. 儀表放大器)的情況之下大部分是 看用在哪個系統 通訊? 生醫? 可以去推OPAmp的PSRR CMRR等參數 OPAmp當comparator用大概就像是開坦克車去跑F1賽道一樣,不是說 坦克車比賽車差,只不過現在是跑賽車跑道… 戰車的規格做的在怎麼高,速度 在怎麼快,要跟跑車比快還是辛苦,因為它們的用途不同,架構也就不一樣,設計 的過程要考量的東西也不盡相同,但要作一台跑的比F1賽車快的坦克有沒有可能? 有~ 對岸什麼東西都做出來了 這個世界上還有什麼不可能… 只不過不太值得就是了,雖然說OPAmp跟comparator的符號長的一樣 不過他們其實還是很不同的~ ============== 介紹完了OPAmp 接下來換介紹我自己 XD ============= 回到正題,有這麼多評估OPAmp好壞的參數 那 有沒有comparator的呢? 有的 一般來說就是speed(settling time)、input offset、resolution為主要考量 當然還有G大所說的kickback noise、clock feedthrough、channel charge injection 等問題要考量,其中speed跟resolution比較像是規格,其他的比較像是製程變 異或者開關切換本身會帶來的問題。 目前comparator的主流應該是latch-based comparator居多 基本的架構就是Preamplifier + Latch (+ buffer),buffer要不要加得視情況而定 Preamplifier其實有點像架構簡單的OPAmp,不過不同的地方在於 它不需要像OPAmp的Gain要高達數百數千甚至數萬,這個preamplifier的 規格一般而言個位數到十幾就差不多了,因為它的功能只是要把兩個輸入電壓的 壓差放大(開迴路操作)讓後面的latch能夠快速的比較出來(positive feedback) 當然這個preamplifier也要夠快,不然會拖垮comparator的速度 加裝preamplifier的好處蠻多的,latch的offset會因為preamplifier 的關係讓它的影響變小,而開關切換造成的一些雜訊也可以由preamplifier擋下來, 不會讓他影響到前面的電路(ex. Sample & Hold) preamplifier可以將較小的壓差放大然後比較出來 也就等效的把comparator的resolution提升了,另外preamplifier自己本身的offset 可以由一些SC電路技術抵銷,不過這樣一來就要考量穩定度的問題了(負迴授) 當然加裝preamplifier的代價就是增加power消耗,尤其是flash ADC使用的比 較器是以2^N來計算,數量非常可觀 ================= 閒聊 ================= 本身有參予設計過的ADC是successive approximation ADC跟 pipeline ADC Flash ADC不是很熟只有一些簡略的概念 以Flash ADC來說comparator本身的設計可能還好,加上他一個週期就可以作一 次A/D轉換,所以clocked comparator就等同於S/H電路了,comparator的速度 則是主要要求,因此CML(current mode logic)為基礎的latch應用在comparator 還算一個不錯的方法。 comparator的resolution變的沒有那麼重要,首先是因為Flash ADC本身 不太可能做到太高解析度(約4~6 bits)再者就是編碼器裡面的校正技術 (現在還蠻熱門的研究方向)可以把comparator造成的誤差校正回來 comparator可能會有preamplifier的設計但是正常不會有SC的消除offset技術在 裡頭,因為速度太快了~ CIC得獎晶片有一個是Flash ADC操作頻率是5GHz 另一個重點就是參考電壓的準確度,Flash ADC的參考電壓是由電阻分壓取得的 而矽製程的電阻,製程漂移蠻大的,參考電壓飄掉就像是量身高的尺不準一樣 轉換出來的數位值後面再校正都沒有用,電路設計有電阻平均校正技術,layout 方面也有相關的論文提出一些技術,如環狀電阻佈局技術就是去避免電阻彼此之 間的Mismatch,大家一起飄OK但要飄的一樣多,但是你飄5歐姆我飄10歐姆 就仆街了。對於Flash ADC我懂的大概就這麼多吧 ==================== 後話 ====================== 對於ADC的研究,目前我也是剛開始而已,給你一些建議,可以先去找幾本不錯 的教科書,專門講解Mixed-signal IC的那種會比較好,或者去修MSIC的課,了 解有哪些參數可以評估ADC or DAC的優劣,更進一步的是由這些參數去把子電 路(comparator or OPAmp)的規格開出來,這是"從系統到電路"的觀點 當然也要去看一些Analog IC的書把這些子電路練好,能修課作一些作業是最快的方式 畢竟要累積經驗最快的方式還是實戰,如果能夠了解到電路非理想效應會影響到整 個ADC,那麼"從電路到系統"也有了,這概念很重要,因為很多的校正的原點都在這裡 對電路要有一些感覺,以OPAmp來說two-stage就是慢,補償是個原因,一般 來說Cc>CL,slew rate的設計就受到蠻大的限制,最主要的是它的主極點不在負 載端,如果你的電容負載變大第二極點會被拉回來,進而影響到電路的穩定度 主極點做不到太高頻,因為補償本來就是把主極點往低頻拉藉此拉開兩個極點 同時可能也不能掛太大的電容負載,優點就是高輸出擺幅,高增益。 單級的OPAmp(Telescopic、fold cascade、gain boosting)來說就是高速 但是擺幅受到限制(上下各疊兩層),Gain也不好做大,Gain boosting雖然可以把 Gain提升(相當於疊三層)但是相對來說輸出擺幅更小,偏壓電路也不太好設計 跟two-stage的偏壓電路比起來複雜多了 大概說起來就是要了解為了解決什麼問題,然後要用什麼架構?這個架構會帶來 哪些負面影響?該怎麼取捨?這樣大概就算入門了吧 有一句話是這麼說的,如果CPU對數位電路來說像心臟那樣重要 那麼OPAmp就是類比電路的心臟!! comparator也蠻重要的… 當腎臟好了 XD 還有switch、current mirror、analog buffer、Bias circuit…等都是需要下工夫的電路 (韓國人預言OPAmp以後會消失... 蠻有可能的) 還有一點蠻重要的就是去想辦法借到前輩的"碩士論文" 用中文寫的碩論第一個好處就是:它是用中文寫的 XD 還有就是他對電路的描寫可能比較親切近人,畢竟從課本或是paper參考的電路 size要怎麼給? 偏壓要怎麼設計? 電容值電阻值? 這些都是需要經驗的 這也是類比工程師的價值所在,找個學長或者前輩巴著他,然後用力的吸(功) 能吸多少算多少,最根本的方式就是把電子學整個弄懂管他comparator還是 OPAmp還是其他電路反正都是由MOS兜起來的,只是用途不同罷了,由電路架 構就可以猜出它為了避免什麼問題?想要提升什麼優勢?電流怎麼流動?電壓 卡到哪裡?迴授的用途?到這種程度你就已經練成寫輪眼了,基本電路已經不是 太大問題,看paper或者原文書你都可以了解設計者的理念了,等到你能夠跟你 老闆打嘴砲然後把他唬的一愣一愣的,恭喜你連萬花筒都練成了… 直接放幻術 XD 對於電子學我還蠻推薦林昀的,雖然只是基本的電子學但是他把電路演進的理念 講的很詳細,萬變不離其宗,分析他人的電路有了一定的經驗之後,接下來就有 可能創新,雖然我本人還沒做到,但是我看到的強者大多是這樣養起來的 最後是matlab要會用,因為ADC不管是模擬還是量測都需要用到這套軟體 以上 我懂的大概就這些 歡迎各位朋友指教 有機會在交流 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.123.110.207 ※ 編輯: bbyan 來自: 140.123.110.207 (11/18 06:25)

11/18 08:00, , 1F
11/18 08:00, 1F

11/18 09:06, , 2F
第一句寫反了...是"應弱者我同學的要求來發文的 我是強者"
11/18 09:06, 2F

11/18 09:07, , 3F
BB博太厲害了...邊吃早餐邊拜讀............orz
11/18 09:07, 3F

11/18 11:13, , 4F
這篇應該要M的 另外補充 preamp速度快 自然Gain不會大
11/18 11:13, 4F

11/18 11:29, , 5F
幫推 看到熟悉的IP :p
11/18 11:29, 5F

11/18 11:30, , 6F
寫的太好了 真的很感謝 應該要M起來 感謝感謝^^
11/18 11:30, 6F

11/18 11:32, , 7F
大推 這篇作者很有料 另外建議樓上去找一些比較基本的
11/18 11:32, 7F

11/18 11:33, , 8F
flash ADC design technique 像是interpolation就很重要
11/18 11:33, 8F

11/18 11:40, , 9F
恩恩 謝謝B大和J大給的建議 小弟會努力的
11/18 11:40, 9F

11/18 11:41, , 10F
不推不行..有實做過ADC的經驗對類比sense的培養很有用
11/18 11:41, 10F

11/18 11:43, , 11F
我比較想知道泡菜預言opamp會消失這件事..有reference嗎?
11/18 11:43, 11F

11/18 12:04, , 12F
在pipeline ADC新架構裡 MDAC電路的opamp已經全部被取代了
11/18 12:04, 12F

11/18 12:05, , 13F
可以看一下06'J的CBSC跟07'J的ZCBC pipelined ADC...
11/18 12:05, 13F

11/18 12:06, , 14F
都沒有OP了喔......QQ
11/18 12:06, 14F

11/18 12:09, , 15F
op消失的原因可能是跟製程一直進步有關吧~ 現在製程進步的
11/18 12:09, 15F

11/18 12:09, , 16F
方向對OP的設計相當不利 尤其是Vdd的降低
11/18 12:09, 16F

11/18 12:50, , 17F
不用opamp的架構很久以前就有了 只是要取代opamp還
11/18 12:50, 17F

11/18 12:50, , 18F
有很長的路要走阿 尤其是要mass production
11/18 12:50, 18F

11/18 12:51, , 19F
觀念真清楚,推一下!!
11/18 12:51, 19F

11/18 13:21, , 20F
是李老師還是蔡老師的高徒嗎 XD
11/18 13:21, 20F

11/18 19:44, , 21F
幫推
11/18 19:44, 21F

11/18 20:05, , 22F
第三頁那邊討論一下 two-stage op SR 應該是看第一級的
11/18 20:05, 22F

11/18 20:05, , 23F
偏壓電流吧 ?
11/18 20:05, 23F

11/18 23:03, , 24F
internal SR 看第一級 current , external SR 看輸出
11/18 23:03, 24F

11/18 23:31, , 25F
請問樓上方便回文說明嗎? 以前這邊就一直弄不太懂@@
11/18 23:31, 25F

11/18 23:32, , 26F
總覺得2-stage的slew rate 不只I5/Cc那麼單純 但不知詳情
11/18 23:32, 26F

11/18 23:32, , 27F
感恩~
11/18 23:32, 27F

11/18 23:46, , 28F
這要看Cc擺在哪吧...標準二級OP架構是Iss/Cc...個人淺見
11/18 23:46, 28F

11/19 13:09, , 29F
拿坦克和F1來比喻 真的很妙 (筆記) 以後TA類比電路很有用 orz
11/19 13:09, 29F

11/19 13:10, , 30F
另外關於op-amp被淘汰這件事 或許是將來closed-loop operation
11/19 13:10, 30F

11/19 13:11, , 31F
會越來越少有機會用到吧
11/19 13:11, 31F

11/19 13:36, , 32F
但是delta-sigma還是要用到積分器(很囧)
11/19 13:36, 32F

11/19 16:28, , 33F
mixed-signal還蠻常用到的阿XD
11/19 16:28, 33F

11/23 12:11, , 34F
大推!
11/23 12:11, 34F

12/22 13:42, , 35F
nice!不過後面有些東西可能可以補充一下,如果要使用opa
12/22 13:42, 35F

12/22 13:43, , 36F
架構當comparator,基本上不需要做compensation
12/22 13:43, 36F

12/22 13:44, , 37F
除非是真的又用到negative feedback,否則通常comparator
12/22 13:44, 37F

12/22 13:45, , 38F
open loop的使用情況下應該不需考慮stability的問題
12/22 13:45, 38F

12/22 13:47, , 39F
所以pole splitting和速度(or BW)問題在comparator應用
12/22 13:47, 39F

12/22 13:47, , 40F
一般應該可不討論,另外兩級cascode加上gain-boosting
12/22 13:47, 40F

12/22 13:48, , 41F
應該要跟三級cascode比較,基本上swing在gain增加情況下
12/22 13:48, 41F

12/22 13:49, , 42F
是比cascode大的,代價就是可能耗多一些電
12/22 13:49, 42F

12/22 13:54, , 43F
上述的速度問題指的是compensation影響BW考量點,而非
12/22 13:54, 43F

12/22 13:54, , 44F
comparator不用管速度... :P
12/22 13:54, 44F

08/09 21:58, , 45F
好文 推!
08/09 21:58, 45F

04/06 17:38, , 46F
push
04/06 17:38, 46F

11/11 14:51, , 47F
11/11 14:51, 47F

01/04 21:50, 5年前 , 48F
有很長的路要走阿 尤其 https://noxiv.com
01/04 21:50, 48F
文章代碼(AID): #198Uwfms (Electronics)
討論串 (同標題文章)
文章代碼(AID): #198Uwfms (Electronics)