[問題] current mirror的問題

看板Electronics作者 (hello, world)時間11年前 (2012/10/01 23:12), 編輯推噓6(6推 0噓 11→)
留言17則, 8人參與, 最新討論串1/4 (看更多)
小弟剛開始學類比 很多地方都不懂QQ 請問一下下面這張用來建立bias的電路 http://ppt.cc/E~Kv path 1 疊了一長串的mos 只有上面數來第二顆是操作在 saturation 其他下面的都是當作電阻(?) 請問這樣的目的是甚麼 為什麼要串這樣一大串 QQ 同樣的 第三串 nmos 和第四串pmos 為什麼第四串要堆一堆 pmos來建立bias 第三串mos的 L 跟第四串的 pmos L 有什麼關係嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 1.169.180.105 ※ 編輯: srandom 來自: 1.169.180.105 (10/01 23:12)
推
10/02 01:14, , 1F
沒記錯的話以前在書裡面是說等校增加L 但是我沒用過 XD
10/02 01:14, 1F
推
10/02 03:18, , 2F
他希望一個比較大的等效的L
10/02 03:18, 2F
推
10/02 08:12, , 3F
有哪本書有提到這個用法嗎？
10/02 08:12, 3F
推
10/02 08:18, , 4F
這樣得到的等效比較大的L是多少呢
10/02 08:18, 4F
推
10/02 08:46, , 5F
建議先了解到底為什麼需要大L 說穿了也只是為了bias旁邊
10/02 08:46, 5F
→
10/02 08:48, , 6F
cascode的MOS 把gate等同於n*L 在layout上提高matching
10/02 08:48, 6F
→
10/02 08:50, , 7F
謝謝樓上, 我查到的大L是因為 電阻大 電流matching好
10/02 08:50, 7F
→
10/02 08:50, , 8F
除非1. 為layout統一性；或2. 所需要的L太長了
10/02 08:50, 8F
→
10/02 08:51, , 9F
要不然用多個MOS串連得到等效L的方案......
10/02 08:51, 9F
→
10/02 08:51, , 10F
Vth的變化較小~是想說為甚麼不用相同的L從頭做到尾就好呢?
10/02 08:51, 10F
→
10/02 08:53, , 11F
謝death大, 是說得到的方案會很糟嗎
10/02 08:53, 11F
→
10/02 08:53, , 12F
有哪些書有提到這種用法嗎? 查了matin和razavi都沒看過
10/02 08:53, 12F
→
10/02 10:55, , 13F
感覺是因為low power所以用這種方式
10/02 10:55, 13F
推
10/02 11:53, , 14F
原po真的知道為什麼要這樣bias嗎？想想看怎麼bias輸出才有
10/02 11:53, 14F
→
10/02 11:54, , 15F
最大swing 這才是為什麼左邊會用大L的關鍵 1/n*(W/L)
10/02 11:54, 15F
→
08/13 19:31, , 16F
有哪些書有提到這種用法 https://muxiv.com
08/13 19:31, 16F
→
09/17 23:25, , 17F
cascode的MOS https://daxiv.com
09/17 23:25, 17F
‣ 更多 srandom 的文章
文章代碼(AID): #1GQRBH3d (Electronics)
‣ 更多 srandom 的文章
文章代碼(AID): #1GQRBH3d (Electronics)