作者查詢 / s940556
作者 s940556 在 PTT [ Electronics ] 看板的留言(推文), 共27則
限定看板:Electronics
看板排序:
1F推: 請撥CIC客服~XD~想當年我打到總機直接就幫我轉接的說~12/24 10:58
3F推: 推樓上+112/24 10:56
7F→: nonblocking assignment 和sequential logic先弄清楚吧12/17 16:37
8F→: ~12/17 16:37
4F→: truncate12/09 11:05
7F推: 同意樓上大大,用C去寫的人真的很多11/24 13:25
14F→: 建議你要了解async. reset的原理,當然新手先看書範例先11/17 09:57
15F→: 。目前你的問題(syntax)應該是可以自己解決的。還是學生11/17 09:57
16F→: 的話去旁聽或選修相關的課程是一個不錯的開始,祝你學習11/17 09:57
17F→: 順利。11/17 09:57
1F→: Altera:SignalTap or modelsim for RTL sim.11/12 23:01
11F推: FPGA要產生clk請多利用pll,可以省下之後許多麻煩11/10 11:00
14F推: 是的,你使用FPGA所以我會建議你用pll。如果要asic你gene11/10 16:30
15F→: rated clk要設定好。11/10 16:30
5F推: 這個問題要先知道A,B是否為同步訊號才能接著去設計seq lo11/10 11:08
6F→: gic。是只能用comb. logic?沒有CLK?11/10 11:08
7F推: 還有建議不要將data直接當clk或async reset ,常常看到11/10 11:10
8F→: 的設計錯誤很容易發生。11/10 11:10
3F推: 只要非同步就一定有meta,只看他MTBF可不可接受罷了09/29 16:50
4F→: 沒有問題,只是第三級也不是100%沒事。我記得有幾篇問文~10/26 20:44