[問題] 關於fpga基本的問題
大家好
本魯最近再研究fpga，但身邊實在沒有人可以問
所以麻煩各位了
我想要在fpga產生一個2M的clock
經過努力google後似乎要寫一個除頻器
以下是google到的網頁
http://www.cnblogs.com/oomusou/archive/2008/07/31/verilog_clock_divider.html
假如PFGA的振盪器是50M，那就是除以25會等於2M
問題一、
程式有一段是這樣寫的
module divn (
11 input clk,
12 input rst_n,
13 output o_clk
14 );
我知道clk就是接50M的振盪器
但是rst_n 要接什麼東西?
問題二、
16 parameter WIDTH = 3;
17 parameter N = 6;
上面寫N為要除數(以我要的2M為例，N = 50M/2M = 25)
WIDRH為計數器的寬度，但是計數器的寬度要怎麼算(若以2M為例)
感謝各位~~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.118.181.41
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1415286158.A.246.html
※ 編輯: di7101483 (140.118.181.41), 11/06/2014 23:04:04
※ 編輯: di7101483 (140.118.181.41), 11/06/2014 23:06:12
※ 編輯: di7101483 (140.118.181.41), 11/06/2014 23:06:45
→
11/07 00:23, , 1F
11/07 00:23, 1F
→
11/07 00:23, , 2F
11/07 00:23, 2F
→
11/07 12:30, , 3F
11/07 12:30, 3F
→
11/07 12:32, , 4F
11/07 12:32, 4F
→
11/07 13:06, , 5F
11/07 13:06, 5F
→
11/07 13:06, , 6F
11/07 13:06, 6F
→
11/07 13:42, , 7F
11/07 13:42, 7F
→
11/07 13:43, , 8F
11/07 13:43, 8F
推
11/07 19:20, , 9F
11/07 19:20, 9F
推
11/09 23:38, , 10F
11/09 23:38, 10F
推
11/10 11:00, , 11F
11/10 11:00, 11F
不好意思，請問PLL搜尋的關鍵字是? 不會是鎖相回路吧
※ 編輯: di7101483 (140.118.181.41), 11/10/2014 15:32:23
→
11/10 15:37, , 12F
11/10 15:37, 12F
推
11/10 16:24, , 13F
11/10 16:24, 13F
推
11/10 16:30, , 14F
11/10 16:30, 14F
→
11/10 16:30, , 15F
11/10 16:30, 15F