[討論] 數位邏輯電路設計(求解以及學習方法請教)

看板Electronics作者 (^^ )時間9年前 (2014/11/06 22:36), 編輯推噓8(803)
留言11則, 8人參與, 最新討論串1/1
1.求解 同學丟給我一題,想了兩天想不出來 想請教版上的前輩 問題: 現有A,B兩個訊號,如何設計產生C http://i.imgur.com/6m1qbSl.png
2.學習方法請益 靜態的邏輯設計我覺得很簡單, 真值表寫出來,卡諾圖邏輯化簡; 但碰到動態的就卡關了, 前輩求解的過程,可否分享一下要如何學習這種時序的邏輯設計 謝謝. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.36.3.109 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1415284568.A.E2A.html

11/07 00:41, , 1F
always@ (negedge A & posedge B) C=~C ???
11/07 00:41, 1F

11/07 01:26, , 2F
有實際電路的解法嗎?
11/07 01:26, 2F

11/07 19:42, , 3F
dff 用A_BAR 當clk 用B來reset?
11/07 19:42, 3F

11/09 23:36, , 4F
nor F.F.
11/09 23:36, 4F

11/10 11:08, , 5F
這個問題要先知道A,B是否為同步訊號才能接著去設計seq lo
11/10 11:08, 5F

11/10 11:08, , 6F
gic。是只能用comb. logic?沒有CLK?
11/10 11:08, 6F

11/10 11:10, , 7F
還有建議不要將data直接當clk或async reset ,常常看到
11/10 11:10, 7F

11/10 11:10, , 8F
的設計錯誤很容易發生。
11/10 11:10, 8F

11/10 23:02, , 9F
這好多種方法,latch不是就解決了
11/10 23:02, 9F

11/13 16:20, , 10F
用latch去設計
11/13 16:20, 10F

11/18 23:27, , 11F
可以用一樓的code丟給dc跑看出來是甚麼電路XD
11/18 23:27, 11F
文章代碼(AID): #1KMuTOug (Electronics)