作者查詢 / pupucar
作者 pupucar 在 PTT [ Electronics ] 看板的留言(推文), 共211則
限定看板:Electronics
看板排序:
全部Tech_Job1686SkiSnowboard215Electronics211Stock90NTUST_Talk76MenTalk36Radiohead30RDSS24NTou_28th31823car21Salary21watch20Shu-Lin18ShuangHe18SongShan18Brit-pop17hypermall16Hsinchu13Nantou13cookclub11Nirvana11single11C_Chat9ShowOff8VideoCard8ASM7Master_D7CSSE6Gossiping6ModernRock6MONSTER6specialman6wonfu6WorldCup6Hate5Health_Life5Nightmarket5Tennis4Anti-Fake3EAseries3EZsoft3junji-ITO3Soft_Job3book2Browsers2CATCH2Chan_Mou2comm_and_RF2hardware2NPTU_CaC2AlPacino1ArakawaCow1Bread1C_and_CPP1ck50th3231ck55th3151ck56th3211creditcard1CSMU-AC921CTSH923061fashion1Food1graduate1Heroes1Hunter1ILSH_923121Jeans1JohnnyDepp1joke1KS93-3161Little-Games1Mix_Match1movie1MusicInTaiwn1NCHU-AGR021NCUT1NCYU_AGRI_951Non-Graduate1NSYSU_EE95-11NSYSU_MIS_971NTHU-MSE111NTUMT-881NTUST-EE-B911NUU_ER1paranormal1PCSH91_3051Programming1Psy-Team1PushDoll1Scenarist1sex1SHIAW1StupidClown1TigerBlue1toberich1Travis1YP90-3051<< 收起看板(97)
4F推:這問題討論到爛掉了...爬文吧...05/15 08:39
8F推:先看一下STA report有沒有問題 不然跑後模擬時先降速跑05/16 05:26
6F推:http://0rz.tw/iPDbv 這本滿簡略的 不過你最後還是會去買05/13 05:19
7F→:一樓那本 太經典了 我知道不錯的數位VLSI的書就四本05/13 05:21
8F→:1.一樓那本 2.http://0rz.tw/5hAbv05/13 05:22
9F→:3.http://0rz.tw/36Ldd 4.http://0rz.tw/o09x605/13 05:23
1F推:我懂了 謝謝!05/05 03:09
1F推:開刀 很快 3天可以搞定 約一個禮拜可正常生活05/04 23:20
5F推:驚!剛剛去看有 原來這麼嚴重喔 我開到現在都好好的說 囧05/05 11:59
2F推:你可以翻翻FPGA的user guide找IOB的部份 你可以直接指定04/30 11:24
3F→:差動輸出 FPGA都幫你做好好的了...04/30 11:24
4F推:如果用xilinx的話 你也可以查查OBUFDS04/30 11:29
12F推:懶人用法in this case = a or b or c04/15 09:16
13F推:他寫的電路是單純的組合邏輯 應該沒有啥reset問題吧?!04/07 14:26
14F→:抱歉 沒看到REG 當我沒說 不過要寫ROM我也不會這樣寫04/07 14:28
15F推:囧 再修正一下 剛剛在ISE試過了是純組合邏輯沒錯 突然腦殘04/07 14:38
10F推:應該是會自行尋找相符的閘 另外xilinx所的device都提供03/26 20:28
11F→:2~5 input的NOR by ISE Libraries Guide03/26 20:29
12F→: ^有03/26 20:30
15F→:根據他的錯誤訊息 他是把它當等效電路化簡掉了03/26 20:32
16F→:@@ 慢了一步..03/26 20:32
6F推:有些FPGA本身有內建PLL OR DLL 可以用來倍頻 請看你用的03/16 15:32
7F推:FPGA的user manual, Xilinx的叫DCM, altera的忘了03/16 15:35
3F推:1. input應為wire形式 output應為reg形式 你顛倒了03/08 23:53
5F推:說太快 output應為wire或reg形式 這裡應用wire03/09 00:00
6F→:Tx 都要用wire input宣告本身就是wire形式了 不用再次宣告03/09 00:01
7F→:多個bit的宣告法 EX:input[3:0] A,B;03/09 00:03