Re: [問題] trigger flip-flop問題
※ 引述《pupucar (knock!knock!)》之銘言：
: 我們知道一個posedge trigger的D-FF
: 當clock由low to high時就會simple D的值
: 想請問的是萬一clock是由3-state to high呢?
: 是否有可能造成錯誤的trigger?? 謝謝!
其實這是個不是問題的問題 :)
由hi-z轉為high的過程是不確定的，所以有可能造成問題，但是，
在 hi-z之前呢？你讓clock pin保持在不確定嗎？所以要出問題早就
出問題了，不必考慮轉態的過程是否出問題。
最簡單的方法，將clock pin裝上pull-high or pull-low resistor，
讓他不會有不確定的時候。
good luck :)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.160.67.89
推
05/05 03:09, , 1F
05/05 03:09, 1F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：