作者查詢 / PolarBearCat
作者 PolarBearCat 在 PTT [ Electronics ] 看板的留言(推文), 共23則
限定看板:Electronics
看板排序:
首頁
上一頁
1
下一頁
尾頁
7F推: 偷偷告訴你 retiming04/27 18:58
3F→: 都是暫存器輸出哦11/16 16:58
7F→: 啥很眼熟0.011/17 00:11
1F推: 高考有相關的考試 去看一下10/07 14:01
2F推: 你只要加上assign sum=a+b+c+d; 就好了09/18 19:08
3F→: 這裡不用用到posedge 用純組合邏輯就好09/18 19:09
2F→: 想說少了那些reset能讓我的時序更好一點08/03 16:40
12F→: 原來還要考慮測試 小弟才疏學淺 謝謝大家08/04 12:54
14F→: 請問功能出錯是指?08/04 15:08
32F→: 回樓上 雖然一開始不知道,但之後接受外部的訊號後08/05 19:34
33F→: 就是對的,而pipeline暫存器只要前級的資料進來就是08/05 19:34
34F→: 對的08/05 19:34
35F→: 當然像是計數器或是狀態暫存器之類的還是要reset08/05 19:34
20F噓: 你把sdf拿掉怎麼可能沒錯07/06 21:00
2F→: 回樓上 可是我在dc合成完的slack都是正的05/31 22:02
2F→: 後來我有試過 不管有沒有合成 只要模擬的module的cl05/29 12:15
3F→: k連接太多reg就會出現這樣的情況05/29 12:15
7F→: 回樓上 可是頻率放慢 模擬就會對05/29 14:10
8F→: 線都有接好 我猜是pad無法驅動太多分支的clk05/29 14:10
9F→: 的確在rtl就會出錯 而去只限10ns以下才會 10ns以上05/29 14:11
10F→: 就都正確05/29 14:11
12F→: 有看sdf檔 發現是iopad clk那條延遲太大 無法處理高05/29 17:25
13F→: 頻信號05/29 17:25
首頁
上一頁
1
下一頁
尾頁