[問題] 時序符合要求 Postsim錯已刪文

看板Electronics作者 (北極熊)時間4年前 (2021/11/16 14:49), 編輯推噓3(4推 1噓 2→)
留言7則, 4人參與, 4年前最新討論串1/1
我用ISE 做完FOGA的合成跟實體佈局繞線後 合出來的timing有符合我的要求 但是跑測試的時候卻會發現結果是有問題的 這種問題發生的原因有可能是什麼 我在測試時給資料有試過正緣給、負緣給 、正緣後延遲一點時間再給 但一樣都會有問題 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.200.22.4 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1637045355.A.1D3.html
推
11/16 16:35, 4年前 , 1F
hold time?
11/16 16:35, 1F
推
11/16 16:51, 4年前 , 2F
輸出確定都是暫存器輸出？
11/16 16:51, 2F
→
11/16 16:58, 4年前 , 3F
都是暫存器輸出哦
11/16 16:58, 3F
推
11/16 18:29, 4年前 , 4F
rst放開時間delay一點點看看
11/16 18:29, 4F
推
11/16 21:29, 4年前 , 5F
有postsim就貼波型
11/16 21:29, 5F
噓
11/16 22:32, 4年前 , 6F
想說這ID很眼熟 補個噓
11/16 22:32, 6F
→
11/17 00:11, 4年前 , 7F
啥很眼熟0.0
11/17 00:11, 7F
‣ 更多 PolarBearCat 的文章
文章代碼(AID): #1XarHh7J (Electronics)