作者查詢 / lovepy

總覽項目：發文 | 留言 | 暱稱

作者 lovepy 在 PTT [ Electronics ] 看板的留言(推文), 共359則

限定看板：Electronics

首頁

尾頁

[問題] Design compiler合成問題

[ Electronics ]18 留言, 推噓總分: +8

作者: paul09253336 - 發表於 2019/05/10 10:33(6年前)

18^F推lovepy: 用的clock period數值不同或被灌到了不一樣地方也會有影響05/24 23:00

[請益] verilog 雙向inout問題

[ Electronics ]8 留言, 推噓總分: 0

作者: pat12345 - 發表於 2016/12/24 12:34(9年前)

2^F→lovepy: EN=1的時候你寫的tb還是給了他pad_A的值?12/26 15:41

[問題] 橋式+電容升壓1.4倍??

[ Electronics ]14 留言, 推噓總分: +5

作者: domago - 發表於 2016/11/17 20:53(9年前)

10^F→lovepy: 應該是因為所謂的AC110V是RMS值所以峰值電壓是110*根號2?11/18 21:04

11^F→lovepy: 所以再用電容濾波後就得到一個近似維持110*根號2的直流電11/18 21:08

12^F→lovepy: 那個你量到DC99應該是用DC檔位量的他電壓實際上一直跳動11/18 21:09

13^F→lovepy: 所以這樣量也不準11/18 21:09

[問題] DFT Compiler測試涵蓋率的問題

[ Electronics ]9 留言, 推噓總分: +1

作者: Kovainen - 發表於 2016/08/21 14:07(9年前)

3^F→lovepy: fault coverage的分母是所有可能發生的錯08/24 23:17

4^F→lovepy: test coverage分母是所有可被測得的錯08/24 23:18

5^F→lovepy: 代表電路本身的可測試性也隱含了test pattern的quality08/24 23:20

6^F→lovepy: DFT Compiler產生的是估算出來的還要透過ATPG tool真的去08/24 23:20

7^F→lovepy: 產生test pattern 算出來的才是真正的test/fault coverage08/24 23:21

8^F→lovepy: 詳情可參考VLSI Testing的教科書08/24 23:22

9^F→lovepy: 若是Coverage低測試時晶片有錯但卻檢查不出來出貨就G了08/24 23:26

[問題]請教一個晶片下線 LVS layout shorts的問題

[ Electronics ]44 留言, 推噓總分: +6

作者: seth781500 - 發表於 2016/08/06 19:16(9年前)

35^F→lovepy: bonding pad是自己加的嗎??08/08 15:06

39^F→lovepy: 沒看到layout圖是某個角落bonding pad有重疊的情況嗎??08/08 15:12

[問題] 多design include相同module合成時redefi

[ Electronics ]12 留言, 推噓總分: +2

作者: kramasdia - 發表於 2016/06/23 20:36(9年前)

2^F→lovepy: 我的話會把全部的.v都讀進去然後用切換current_design的06/26 23:58

3^F→lovepy: 方式先合成o和p 然後設dont touch合top 最後只存一組檔案06/26 23:59

4^F→lovepy: SEQGEN那個表示有可能找不到相對應的lib cell可以用06/27 00:01

5^F→lovepy: 先確認一下你link和target library有沒有設定錯誤06/27 00:02

[問題] Windows上有推薦編輯RTL的環境嗎?

[ Electronics ]13 留言, 推噓總分: +4

作者: delaluna - 發表於 2015/12/08 23:55(10年前)

5^F→lovepy: 關鍵字彩色可用PSPad或Notepad++12/12 17:32

6^F→lovepy: synthesis和simulation還是用工作站吧12/12 17:32

[問題] Verilog instance 是都要宣告成wire嗎?

[ Electronics ]3 留言, 推噓總分: +2

作者: zmudd - 發表於 2015/09/08 20:46(10年前)

1^F→lovepy: 都不用再wire一次只寫input或output的話就自動是wire了09/08 21:47

[問題] CIC EDA TOOL下載

[ Electronics ]15 留言, 推噓總分: +6

作者: saes2005 - 發表於 2015/06/09 19:49(10年前)

15^F→lovepy: 不過有時CIC會叫人家用red hat再試試看@@06/19 17:32

[問題] 尋找一種IC

[ Electronics ]55 留言, 推噓總分: +23

作者: coder5566 - 發表於 2015/04/22 21:31(10年前)

8^F→lovepy: 我對數位的比較熟... ADC+數位減法器+DAC??04/22 22:07

首頁

尾頁