作者查詢 / seth781500

總覽項目: 發文 | 留言 | 暱稱
作者 seth781500 的總覽 (PTT發文,留言,暱稱)
發文數量: 1
收到的『推』: 6 (13.6%)
收到的『→』: 38 (86.4%)
收到的『噓』: 0 (0.0%)
留言數量: 29
送出的『推』: 4 (13.8%)
送出的『→』: 25 (86.2%)
送出的『噓』: 0 (0.0%)
使用過的暱稱: 1
seth781500 在 PTT 最新的發文, 共 1 篇
[問題]請教一個晶片下線 LVS layout shorts的問題
[ Electronics ]44 留言, 推噓總分: +6
作者: seth781500 - 發表於 2016/08/06 19:16(9年前)
seth781500 在 PTT 最新的留言, 共 29 則
Re: [問題]請教一個晶片下線 LVS layout shorts的問題
[ Electronics ]13 留言, 推噓總分: +7
作者: jamtu - 發表於 2016/08/08 11:53(9年前)
1Fseth781500: 感謝大大的幫忙 我先把LAYOUT圖刪掉..先試試看08/08 12:12
2Fseth781500: 請問一下 一般來說PAD和FEEDER是不是要有空隙,還是要08/08 12:43
3Fseth781500: 緊貼在一起?我發現我加了FEEDER只要他們MATEL6有碰到08/08 12:44
4Fseth781500: 就會發生短路。08/08 12:44
8Fseth781500: 11月還有一梯,還要在試試看08/09 15:17
9Fseth781500: 請問訊號連到VDD VSS是什麼意思?08/09 15:21
[問題]請教一個晶片下線 LVS layout shorts的問題
[ Electronics ]44 留言, 推噓總分: +6
作者: seth781500 - 發表於 2016/08/06 19:16(9年前)
1Fseth781500: 在麻煩大家幫忙了 謝謝08/06 19:22
5Fseth781500: 圖10是BL和BLB的錯誤highlight08/07 13:47
6Fseth781500: 圖11 12 是放大部分layout08/07 13:49
7Fseth781500: 圖13~25是我把BL1 BLB1 從上面in一直照到下面out的地08/07 14:07
8Fseth781500: 方。08/07 14:07
9Fseth781500: 那LAYOUT SHORTS是IO PAD她們短路嗎?08/07 14:10
10Fseth781500: 更正一下 圖10是BL1 BLB1的錯誤。08/07 14:11
11Fseth781500: 再次感謝大家的幫忙 > <08/07 14:12
15Fseth781500: 回chienjr大 請問你的意思是要把兩個io pad重疊嗎?08/07 22:49
16Fseth781500: 回Baneling 我是有想過..不過學長的都沒加耶 不然我試08/07 22:52
17Fseth781500: 試看08/07 22:52
18Fseth781500: 回chienjr大 我這邊是沒有drc錯誤拉..只是照您的說法08/07 23:01
19Fseth781500: 如果可以容忍,那為啥它會短路呢?08/07 23:01
20Fseth781500: 加Feeder沒用耶= = 它還是短路08/08 00:32
22Fseth781500: 早上再來試 想睡了@@08/08 02:57
23Fseth781500: 我單跑PAD有錯 而且是相同的錯誤 請問一下我的排列方08/08 11:12
24Fseth781500: 式有沒有錯阿?08/08 11:13
31Fseth781500: Align指的是pad要對齊嗎?我有對齊,可是就短路了..08/08 13:29
36Fseth781500: 這個IO library是cic提供的,我就直接拿來用,都沒加08/08 15:10
37Fseth781500: 何東西。08/08 15:10
38Fseth781500: 還是有可能我抓錯library了?08/08 15:11
40Fseth781500: 聽說會有法律問題我先拿下來了,先放回去08/08 15:26
44Fseth781500: 請問一下align是virtuoso的一種功能嗎?08/08 23:45
seth781500 在 PTT 的暱稱紀錄, 共 1 個
暱稱:我不是牛排
文章數量:1