[問題] Design compiler合成問題

看板Electronics作者 (paulma)時間5年前 (2019/05/10 10:33), 編輯推噓8(8推 0噓 10→)
留言18則, 7人參與, 5年前最新討論串1/1
大家好，我最近正在使用design compiler合成電路 但我遇到了一個很奇怪的問題 我原先有設計了一個電路，經過合成後面積：0.7mm^2 power:574mW 之後因為有別的需求，我把這個電路當成模組包在另一個.v檔中進行合成，合成後 面積:32mm^2 power: 190mW 為什麼電路合成出來的power有差距呢？ 我的理解是power應該至少大於547才對，是我的理解有誤嗎？ 希望大家能幫忙指正謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 39.12.162.187 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1557455586.A.532.html
推
05/10 15:33, 5年前 , 1F
跑power 用primepower比較好吧
05/10 15:33, 1F
→
05/10 15:52, 5年前 , 2F
先去查查dc是怎麼估power的吧......
05/10 15:52, 2F
→
05/10 21:41, 5年前 , 3F
不好意思 請問有什麼參考資料嗎 謝謝
05/10 21:41, 3F
推
05/11 01:14, 5年前 , 4F
primepower 我也正在看 網路上有
05/11 01:14, 4F
推
05/11 01:59, 5年前 , 5F
現在跟primetime綁在一起了 好像
05/11 01:59, 5F
推
05/11 03:44, 5年前 , 6F
那叫PTPX
05/11 03:44, 6F
推
05/11 10:55, 5年前 , 7F
其實光是dc的結果也很奇怪，可能寫法問題比較大
05/11 10:55, 7F
→
05/11 11:47, 5年前 , 8F
我看了dc report power 發現並沒有計算組合邏輯電
05/11 11:47, 8F
→
05/11 11:47, 5年前 , 9F
路的power 但之前的電路幾乎是由組合邏輯電路組成
05/11 11:47, 9F
→
05/11 11:47, 5年前 , 10F
這讓我覺得非常奇怪
05/11 11:47, 10F
推
05/11 13:56, 5年前 , 11F
這很有可能跟你code寫法有關，不過還是建議跑ptpx比較
05/11 13:56, 11F
→
05/11 13:56, 5年前 , 12F
實際
05/11 13:56, 12F
推
05/11 14:55, 5年前 , 13F
DC的power沒有加pattern吧... 這樣驗power有意義嗎?
05/11 14:55, 13F
→
05/11 15:44, 5年前 , 14F
Dc的power是用default toggle rate去算的，沒有太多參
05/11 15:44, 14F
→
05/11 15:44, 5年前 , 15F
考價值
05/11 15:44, 15F
→
05/11 17:34, 5年前 , 16F
謝謝大家的教導 我是第一次接觸design compiler所以
05/11 17:34, 16F
→
05/11 17:34, 5年前 , 17F
有很多不懂的地方 我使用ptpx試試看
05/11 17:34, 17F
推
05/24 23:00, 5年前 , 18F
用的clock period數值不同或被灌到了不一樣地方也會有影響
05/24 23:00, 18F
‣ 更多 paul09253336 的文章
文章代碼(AID): #1SrEBYKo (Electronics)