作者查詢 / kasl

總覽項目: 發文 | 留言 | 暱稱
作者 kasl 在 PTT [ Electronics ] 看板的留言(推文), 共7則
限定看板:Electronics
首頁
上一頁
1
下一頁
尾頁
[問題] 關於hold time的問題
[ Electronics ]9 留言, 推噓總分: +3
作者: majesty515 - 發表於 2014/03/25 22:57(11年前)
8Fkasl:hold time 很大 你要去報相同一條 path 的 setup time 看一下04/02 22:41
9Fkasl:setup time slack 是否能加入你要加的 delay cell 的值04/02 22:43
[問題] DC和ICC看到的congestion落差很大
[ Electronics ]6 留言, 推噓總分: +1
作者: Vancloud - 發表於 2013/10/11 15:36(12年前)
1Fkasl:這有很嚴重嗎10/11 23:05
Re: [問題] verilog 關於 clock sync 的問題
[ Electronics ]2 留言, 推噓總分: 0
作者: kasl - 發表於 2011/09/15 08:32(14年前)
2Fkasl:樓上的有何高見 是我的想法錯了嗎09/16 08:04
[問題] 請問有關layout時候的negative timing check
[ Electronics ]7 留言, 推噓總分: 0
作者: lovekillme - 發表於 2011/06/10 15:38(14年前)
1Fkasl:你懂你想要表達的意思是什麼嗎06/11 00:17
[問題] SOC encounter的問題
[ Electronics ]13 留言, 推噓總分: +5
作者: zxvc - 發表於 2009/01/17 22:43(17年前)
2Fkasl:你就加個delay cell 在 end path register 上啊01/17 23:25
[徵求] 有人對 big-endian, little-endian 了렠…
[ Electronics ]6 留言, 推噓總分: +3
作者: kasl - 發表於 2008/01/04 00:30(18年前)
4Fkasl:因為我們系統只有little-endian 但我要試 big-endian01/04 00:33
首頁
上一頁
1
下一頁
尾頁