[問題] 請問有關layout時候的negative timing check

看板Electronics作者 (愛沙!!("▔□▔)/又!)時間13年前 (2011/06/10 15:38), 編輯推噓0(0推 0噓 7→)
留言7則, 4人參與, 最新討論串1/1
請教一下 在layout的時候為了做power分析 須先寫一測資 加在含有CHIP module 的netlist上 讓他dump出vcd檔案 想請問的是 在這個測資測試的過程中 為什麼要使用negative timing check 也就是透過delay訊號的方式 請問一下意義是甚麼呢 謝謝 -- -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.38.18.46
→
06/11 00:17, , 1F
你懂你想要表達的意思是什麼嗎
06/11 00:17, 1F
→
06/11 17:02, , 2F
"測資"是什麼?
06/11 17:02, 2F
→
06/12 11:19, , 3F
我猜是指一個測試pattern
06/12 11:19, 3F
→
06/12 11:20, , 4F
negedge timing check只是一個timing check和有沒有delay
06/12 11:20, 4F
→
06/12 11:21, , 5F
沒有關係。 訊號dealy是為了忠實表現出真實的情況供power
06/12 11:21, 5F
→
06/12 11:21, , 6F
分析用。
06/12 11:21, 6F
→
06/12 17:07, , 7F
喔喔! 感謝樓上 懂了~
06/12 17:07, 7F
‣ 更多 lovekillme 的文章
文章代碼(AID): #1DySe2_r (Electronics)