[問題] 關於hold time的問題

看板Electronics作者 (小馬)時間10年前 (2014/03/25 22:57), 編輯推噓3(3推 0噓 6→)
留言9則, 6人參與, 最新討論串1/1
想請問一下 之前常聽人家講說當有大的hold time violation時 不是只想到加delay cell就能解決 還要注意margin夠不夠!? 想請問一下這margin指的是什麼? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.230.52.101 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1395759466.A.60B.html
→
03/26 03:33, , 1F
setup 跟hold 都有可以搞得有點複雜的公式 總之這問題很深
03/26 03:33, 1F
→
03/26 09:55, , 2F
通常你可加delay在data path之間。Google synopsys timing
03/26 09:55, 2F
→
03/26 09:55, , 3F
and optimization 有較詳細的說明
03/26 09:55, 3F
推
03/26 10:02, , 4F
你指的margin是說slack嗎？
03/26 10:02, 4F
推
03/26 10:25, , 5F
老實說你應該去問講的人,才能精確判斷其真意,其他人只能猜測
03/26 10:25, 5F
推
03/26 13:11, , 6F
PVT corners? power/process/temp的variation很大的
03/26 13:11, 6F
→
03/26 19:08, , 7F
留點空間預防前期沒法考慮效應搞掉你好不容易達到的STA要求
03/26 19:08, 7F
→
04/02 22:41, , 8F
hold time 很大 你要去報相同一條 path 的 setup time 看一下
04/02 22:41, 8F
→
04/02 22:43, , 9F
setup time slack 是否能加入你要加的 delay cell 的值
04/02 22:43, 9F
‣ 更多 majesty515 的文章
文章代碼(AID): #1JCPbgOB (Electronics)