作者 gn00446610 在 PTT [ Electronics ] 看板的留言(推文), 共44則

[請益] 該怎麼挑選適合的DAC?

[ Electronics ]18 留言, 推噓總分: +4

作者: gn00446610 - 發表於 2015/01/02 16:02(11年前)

16^F→gn00446610: 抱歉各位，或許我的描述不夠清楚，基本的還是懂一些01/03 14:24

17^F→gn00446610: 我比較想知道的是要考慮到哪些因素，yudofu大說得我大01/03 14:26

18^F→gn00446610: 概可以了解從哪個方向去著手了01/03 14:26

[問題] 請問怎麼檢測OP AMP有沒有燒壞?

[ Electronics ]6 留言, 推噓總分: +2

作者: gn00446610 - 發表於 2014/10/23 20:32(11年前)

5^F→gn00446610: 後來我多作幾次發現那顆OP拿來放放大一個簡單的訊號11/21 14:50

6^F→gn00446610: 都會跑掉...八成是故障了11/21 14:51

[問題] 外接clock的小問題

[ Electronics ]10 留言, 推噓總分: +1

作者: gn00446610 - 發表於 2014/08/21 15:04(11年前)

2^F→gn00446610: 感謝c大...剛剛去查了一下..原來還有這個要考慮(筆記)08/21 17:44

3^F→gn00446610: c大..我想再補問一個問題，是因為可能會讓板子燒壞?08/21 17:53

4^F→gn00446610: 還是會讓她造成無法判別的情況??08/21 17:53

8^F→gn00446610: 了解了..感謝c大08/21 18:55

10^F→gn00446610: 依據c大的意思...似乎是這樣08/27 15:48

Re: [請益] 一個FPGA的project設計

[ Electronics ]2 留言, 推噓總分: +1

作者: chongzhi - 發表於 2014/08/04 09:20(11年前)

1^F推gn00446610:這篇看了之後受益良多，心裡大概有個底了。08/04 11:05

2^F→gn00446610:看了很多書，這些東西都是書本上不會講的。08/04 11:07

[請益] 一個FPGA的project設計

[ Electronics ]8 留言, 推噓總分: +3

作者: gn00446610 - 發表於 2014/08/03 22:53(11年前)

3^F→gn00446610:l大，有沒有推薦的書籍??08/03 23:03

6^F→gn00446610:我是看得懂別人的時序圖，但是我在畫時序圖卻不知道08/04 10:48

7^F→gn00446610:該考慮什麼..，我現在大概就是卡再仿照的階段08/04 10:49

[問題] modelsim使用上的問題

[ Electronics ]3 留言, 推噓總分: +1

作者: gn00446610 - 發表於 2014/07/23 16:58(11年前)

3^F→gn00446610:了解了m大...感謝07/26 16:51

[問題] verilog同樣的電路，確有不同的結果?

[ Electronics ]29 留言, 推噓總分: +6

作者: gn00446610 - 發表於 2014/07/05 14:47(11年前)

2^F→gn00446610:m大..那有辦法去控制嘛?還是要作時續約束??07/05 17:06

8^F→gn00446610:那麼有沒有辦法讓IQCLK的時間點比IQWRT上拉的時間點快07/06 15:49

9^F→gn00446610:一點或者同時發生???07/06 15:49

14^F→gn00446610:l大，小的是因為要符合datasheet上的時序要求07/07 12:07

16^F→gn00446610:有點不是很懂k大您的意思??或者舉例一下07/07 15:20

28^F→gn00446610:我這段code是要輸出訊號控制其他chip的沒錯08/03 17:41

29^F→gn00446610:而且最後得到的結果，似乎是要對合成下一些constrain08/03 17:42

[問題] FPGA的Debug問題

[ Electronics ]20 留言, 推噓總分: +4

作者: gn00446610 - 發表於 2014/06/26 21:20(11年前)

2^F→gn00446610:感謝b大，但是小弟是用A牌的QQ....A牌好像是signalTap06/26 21:26

5^F→gn00446610:bx大...你只的是testbench嘛??06/26 22:38

6^F→gn00446610:das大...比如說??led嘛??還是..? 小弟不才>.<06/26 22:41

12^F→gn00446610:感謝chester大...小弟大概知道了。06/27 16:55

13^F→gn00446610:在此先感謝L大，小弟還有一問是關於simulation上的問題06/27 16:56

14^F→gn00446610:大家都是用modelsim去跑，還是會用quartus2上面的???06/27 16:58

15^F→gn00446610:functional or timing simulation，比較需要關心哪一06/27 16:59

16^F→gn00446610:個?06/27 17:00

17^F→gn00446610:我在想，functional似乎比較關心邏輯上的對錯06/27 17:02

18^F→gn00446610:但是到了timing就會加上delay的問題...06/27 17:04

19^F→gn00446610:這時小弟就納悶了...06/27 17:05

[問題] verilog的訊號中央對齊問題

[ Electronics ]9 留言, 推噓總分: +2

作者: gn00446610 - 發表於 2014/06/25 21:37(11年前)

1^F→gn00446610:給大家看一下圖檔:http://ppt.cc/31TQ06/25 21:58

3^F→gn00446610:我自己畫了一下時序圖，小弟我的推測應該要有2倍的關係06/26 16:39

4^F→gn00446610:這兩個訊號06/26 16:40

9^F→gn00446610:感謝c大08/03 17:28

[問題] verilog上的simulation問題

[ Electronics ]10 留言, 推噓總分: 0

作者: gn00446610 - 發表於 2014/06/23 19:01(11年前)

1^F→gn00446610:我這裡先只用functional simulation而已06/23 19:04

4^F→gn00446610:chester102大..對是10ns我打錯...06/23 20:24

5^F→gn00446610:我應該改問一下為什麼不是30ns才改值??06/23 20:25

6^F→gn00446610:這個module應該是在negedge觸發的那個瞬間啟動才對啊06/23 20:27

9^F→gn00446610:我剛剛在做了一次，原來是我搞錯了性質..06/23 21:10

10^F→gn00446610:感謝chester102大..幫我找到盲點...感激不盡06/23 21:12

作者查詢 / gn00446610