Re: [請益] 一個FPGA的project設計
※ 引述《gn00446610 (Tsk)》之銘言：
: 各位先進大家好，小弟斗膽下了這個標題。
: 而小弟也想了很久該怎麼問這個問題。
: 因為小弟沒有run過整個這種大project(一整個完整的系統)。
: 常常被一些前輩問倒，網路上也找了很多資料...但是仍然不得其所..
: 所以想地想在這裡跟各位先進請益一下。
: 小弟是從資工轉電類的，小弟的問題比較像是一個情境:
: 常常聽到前輩們說，要做一個電路前要先在紙上先畫出時序圖。
: 我們先假設一個目標或者功能已經定義出來了。
: 在此我先假設我們的目標是一個controller，而這個controller
: 需要負責去對外部設備輸出訊號去控制。
: 那麼小弟如果要去畫這個controller的時序圖，小弟該從什麼地方去考慮
考慮以下幾點
1. 你所控制的IC或者受控體，clock是否可以跟FPGA搭配，請先查找一下IC資料
根據我印象FPGA的clock並不高，但如果你IC或受控體需要很高的頻率的話
那可能要額外去思考解決的辦法。
2.當頻率在可工作範圍內的話，請了解你的受控體狀態
假設你控制IC：
當IC某個腳位輸入電壓為1時，IC為資料寫入狀態
當IC某個腳位輸入電壓為0時，IC為不工作狀態
假設你的控制是其他類的受控體：
當你FPGA某個腳位輸出為1時，受控體加速
當你FPGA某個腳位輸出為0時，受控體減速
以此類推
: 又或者這個controller在某個狀態時怎麼去對他描述。
你的控制器是自己定義
範例
目的：你希望你的IC在啟動後第五秒到第十秒這段期間工作
定義方式：
設定FPGA輸出對應到的腳位(假設FPGA第10接腳)
連接到IC的特定腳位(假設IC第5接腳)然後看IC的設定(假設1不工作0工作)
那就是在FPGA的clock計數到第五秒後，第10接腳由1變成0
之後FPGA的clock計數到第十秒後，第10接腳由0變成1。
以此類推
: 另外就是clock的計算，常聽到他們說要算clock那是麼算什麼東西的clock??
請參考上面解說
: 假設有一個controller打一個datasheet上所需要的訊號去驅動chip，
: 接著換打下一個時序上所需要的訊號，簡單來說這個controller只有三個狀態
: START → 不斷地打訊號直到資料打完為止 → END
: 那時序圖的部分是劃出「不斷打訊號」的這個過程中的什麼東西???
所需要的控制命令。
因有些IC或者受控體的設計者的設計關係
將資料傳輸的腳位與控制命令的腳位放在一起。
上面描述的是特定腳位0或1則執行怎樣的工作
另外也有在相同的腳位中輸入：
1.
執行動作命令->寫入資料->結束命令
2.
執行命令->讀取命令->結束命令->(接收資料)->(結束命令)
以上類似的工作
他們用的腳位都是相同的，但可以做出很多的功能，就只是差別在於命令
: input只有data跟clk，輸出就是chip所需要的訊號假設A、B、C、D好了。
: 我已經知道輸入跟輸出了之後那我該畫什麼??
: 在軟體上，我只要先決定input跟output之後就是把一件事情做正確就好。
: 接下來才會去考慮performance。
: 可是硬體上卻要不斷的考慮clock的問題。
: 小弟不才，真的需要各位先進的指點。
最後一段，想太多了，太過於擔心了，把clock與腳位兩者之間的關係弄懂
其實就差不多了，最後祝福你研究順利
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.138.176.170
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1407115206.A.E41.html
推
08/04 11:05, , 1F
08/04 11:05, 1F
→
08/04 11:07, , 2F
08/04 11:07, 2F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：