[問題] FPGA的Debug問題

看板Electronics作者 (Tsk)時間11年前 (2014/06/26 21:20), 編輯推噓4(4推 0噓 16→)
留言20則, 7人參與, 最新討論串1/1
小弟最近在做外部硬體的控制，從單純的verilog的邏輯控制到functional simulation 這邊小弟都ok..但是到了timing simulation之後(會有delay產生)， functional 跟 timing simulation最大的差別就是理想跟非理想環境的差別.. 以上小弟都很清楚。 可是當小弟寫入了FPGA之後，整個硬體的狀況小弟又更無法掌握.. 想請教一下各位先進，各位都怎麼debug上到FPGA上面的訊號???? signalTap嗎?? 還有從單純的verilog到硬體上的控制，小弟該考慮到那些東西呢?? (小弟都有先看過datasheet...) -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.124.181.206 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1403788820.A.556.html
推
06/26 21:22, , 1F
Xilinx有ChipScope可以用 A牌不清楚
06/26 21:22, 1F
→
06/26 21:26, , 2F
感謝b大，但是小弟是用A牌的QQ....A牌好像是signalTap
06/26 21:26, 2F
推
06/26 22:11, , 3F
自己要建立一些test mode跟test case
06/26 22:11, 3F
推
06/26 22:37, , 4F
拉到pin角上看，design的時候把些關鍵訊號拉出來
06/26 22:37, 4F
→
06/26 22:38, , 5F
bx大...你只的是testbench嘛??
06/26 22:38, 5F
→
06/26 22:41, , 6F
das大...比如說??led嘛??還是..? 小弟不才>.<
06/26 22:41, 6F
→
06/27 02:02, , 7F
簡單的狀態訊號用LED顯示，比較複雜的用SignalTap
06/27 02:02, 7F
→
06/27 02:04, , 8F
如果有示波器或邏輯分析儀就可以直接拉到pin腳量
06/27 02:04, 8F
→
06/27 02:06, , 9F
SignalTap蠻好用的，打開之後選訊號，重新compile
06/27 02:06, 9F
→
06/27 02:06, , 10F
download到FPGA之後在SignalTap點run就可以了
06/27 02:06, 10F
推
06/27 13:02, , 11F
在模擬時Timing放寬一點，邏輯對，實際上就不會差太多了。
06/27 13:02, 11F
→
06/27 16:55, , 12F
感謝chester大...小弟大概知道了。
06/27 16:55, 12F
→
06/27 16:56, , 13F
在此先感謝L大，小弟還有一問是關於simulation上的問題
06/27 16:56, 13F
→
06/27 16:58, , 14F
大家都是用modelsim去跑，還是會用quartus2上面的???
06/27 16:58, 14F
→
06/27 16:59, , 15F
functional or timing simulation，比較需要關心哪一
06/27 16:59, 15F
→
06/27 17:00, , 16F
個?
06/27 17:00, 16F
→
06/27 17:02, , 17F
我在想，functional似乎比較關心邏輯上的對錯
06/27 17:02, 17F
→
06/27 17:04, , 18F
但是到了timing就會加上delay的問題...
06/27 17:04, 18F
→
06/27 17:05, , 19F
這時小弟就納悶了...
06/27 17:05, 19F
→
06/27 17:31, , 20F
using modelsim,functional對就差不多了..
06/27 17:31, 20F
‣ 更多 gn00446610 的文章
文章代碼(AID): #1Jh1uKLM (Electronics)