作者查詢 / colinshih

總覽項目: 發文 | 留言 | 暱稱
作者 colinshih 在 PTT [ Electronics ] 看板的留言(推文), 共111則
限定看板:Electronics
[問題] IEEE 754 浮點數運算觀念問題
[ Electronics ]7 留言, 推噓總分: +1
作者: ayn775437403 - 發表於 2020/05/29 20:56(5年前)
1Fcolinshih: 你怎麼手算,浮點就這麼算,但超出的位數用1-bit表示即可05/29 21:23
2Fcolinshih: 100-0.0011,100 + 0.0011 那一位要設在那?想想就懂了05/29 22:02
3Fcolinshih: ex 100+0.0011->100.0+0.01->100.01 g.rs=0.0105/30 00:21
4Fcolinshih: 按rounding method 決定mantissa05/30 00:21
5Fcolinshih: sticky = next bit of rounding = or(001)05/30 00:23
6Fcolinshih: sticky = next bit of rounding = or(011) 修正05/30 00:24
7Fcolinshih: 011 是 被加數在 rounding bit 後的數05/30 00:26
[問題] verilog the fan-out number of signal "target_b_0_0" is 4
[ Electronics ]10 留言, 推噓總分: +3
作者: bjk - 發表於 2012/10/06 03:55(13年前)
7Fcolinshih:那是 nLint default, 提醒你可能是 heavy loader10/08 00:28
Re: [問題] 請教Verilog入門書籍
[ Electronics ]51 留言, 推噓總分: +3
作者: zxvc - 發表於 2012/08/14 19:22(13年前)
23Fcolinshih:multi driven, 只有頭腦有問題才寫這樣的code08/22 18:53
24Fcolinshih:另外沒有任何 gate 描述,這是RTL08/22 18:58
25Fcolinshih:同不同意只是程度問題08/22 19:02
26Fcolinshih:只有 a=b; a=c; 卻扯一堆只是讓人好笑08/22 19:07
Re: [問題] verilog signed,mag轉換 與加法
[ Electronics ]5 留言, 推噓總分: +1
作者: colinshih - 發表於 2012/06/23 02:08(13年前)
2Fcolinshih:all are defined as reg type,06/24 01:30
3Fcolinshih:Even defined in yours, it's ok, because there's no06/24 01:31
4Fcolinshih:any logics, which values depend on signed/unsigned06/24 01:34
5Fcolinshih:, e.g., <, > or signed multiplication.06/24 01:35
[問題] verilog signed,mag轉換 與加法
[ Electronics ]1 留言, 推噓總分: 0
作者: Ohwil - 發表於 2012/06/17 12:37(13年前)
1Fcolinshih:作業,考試? 妳打字完, 別人也寫完了06/23 01:28
[問題] Verilog的always
[ Electronics ]16 留言, 推噓總分: +2
作者: loveices - 發表於 2012/01/13 01:36(14年前)
10Fcolinshih:正解? 見鬼了, it's all about simulator01/13 22:04
11Fcolinshih:initial 給 x, 試一下01/13 22:05
Re: [問題] PWM的觀念問題
[ Electronics ]5 留言, 推噓總分: +1
作者: deathcustom - 發表於 2012/01/09 17:43(14年前)
4Fcolinshih:不就定義問題, 取決你選擇的定義, 沒有定義, 沒有結論01/11 21:27
[問題] 請教關於verilog的一些coding技巧
[ Electronics ]4 留言, 推噓總分: +1
作者: MTKer - 發表於 2011/11/02 22:53(14年前)
1Fcolinshih:M找不到人才了?11/03 00:27
[請益] 如何得到除3餘數...(verilog) ?
[ Electronics ]3 留言, 推噓總分: +1
作者: brandy613 - 發表於 2011/10/25 16:58(14年前)
1Fcolinshih:作業?LUT夠不夠簡單?10/26 23:14
[問題] Verilog 負數(2補數)比大小
[ Electronics ]4 留言, 推噓總分: +2
作者: ultra055012 - 發表於 2011/10/23 15:37(14年前)
3Fcolinshih:$singed10/26 23:15