作者 cmh317 在 PTT [ Electronics ] 看板的留言(推文), 共20則

[問題] 多design include相同module合成時redefi

[ Electronics ]12 留言, 推噓總分: +2

作者: kramasdia - 發表於 2016/06/23 20:36(9年前)

1^F推cmh317: 你是要用bottom up flow吧？06/23 23:19

[問題] 關於NAND FLASH ECC的一個疑問

[ Electronics ]12 留言, 推噓總分: +7

作者: airzxc - 發表於 2015/01/24 14:27(11年前)

1^F推cmh317: ecc保護的資料含raw data 跟spare data01/25 01:37

[請益] 推薦關於IC設計後段的書籍

[ Electronics ]5 留言, 推噓總分: +2

作者: phifunction - 發表於 2013/07/17 02:52(12年前)

1^F推cmh317:把cadence,synopsys 的backend tool的user guide 看一看就07/17 19:12

2^F→cmh317:很夠用了07/17 19:13

Re: [問題] Verilog table search

[ Electronics ]7 留言, 推噓總分: +1

作者: cmh317 - 發表於 2013/07/09 23:32(12年前)

4^F→cmh317:累加值最大是128,如果r1~r16累加值小於要找的07/10 10:01

5^F→cmh317:要把r16對應的累加值加到r17~r32這組07/10 10:02

6^F→cmh317:依此類推07/10 10:03

7^F→cmh317:不限定從頭找，那要看你怎麼分組找，不一定比較簡單07/10 10:05

[問題] ISE Project Navigator跑波形圖發生問題

[ Electronics ]2 留言, 推噓總分: +1

作者: jarr - 發表於 2013/03/28 18:28(12年前)

1^F推cmh317:OS 32bit還是64bit?03/29 23:36

[問題] 在描述硬體時如果"不可避免"能用for嗎?

[ Electronics ]3 留言, 推噓總分: +1

作者: killer9619 - 發表於 2012/12/09 02:57(13年前)

2^F推cmh317:只要參數TOTAL在合成前為已知值，for迴圈DC會幫你unroll12/09 22:09

3^F→cmh317:跟手動unroll一樣效果，常用來初始化register12/09 22:10

[問題] PLL的使用

[ Electronics ]15 留言, 推噓總分: +7

作者: Chanchuan - 發表於 2010/08/05 23:49(15年前)

2^F推cmh317:數位電路的clock08/06 00:25

[問題] ISE wave simulation

[ Electronics ]1 留言, 推噓總分: +1

作者: bret2631 - 發表於 2010/04/29 18:47(15年前)

1^F推cmh317:你用什麼模擬？04/30 23:07

[問題] 請教關於FFT設計使用到RAM的問題

[ Electronics ]21 留言, 推噓總分: +3

作者: arloha - 發表於 2009/12/05 23:36(16年前)

10^F推cmh317:你可以試著在架構上增加register 以抵銷sram的latency12/06 11:46

11^F→cmh317:就像是多加了幾級pipeline一樣12/06 11:47

[問題] Verilog 的 testbench

[ Electronics ]6 留言, 推噓總分: +3

作者: clanguage - 發表於 2009/10/11 23:38(16年前)

1^F推cmh317:因為TB裡 input 是給到你要測的module內你在TB裡面要設定10/12 00:58

2^F→cmh317:他的值. 而output 是從你要測的module output拉出來看10/12 00:59

3^F→cmh317:所以要用wire10/12 01:00

作者查詢 / cmh317