作者查詢 / bakerly

總覽項目：發文 | 留言 | 暱稱

作者 bakerly 在 PTT [ Electronics ] 看板的留言(推文), 共248則

限定看板：Electronics

首頁

尾頁

Re: [請益] 關於除頻電路(verilog)

[ Electronics ]9 留言, 推噓總分: +4

作者: n2690456 - 發表於 2009/07/16 22:59(16年前)

4^F推bakerly:一個cnt posedg /5,另一個cnt negedg /5 XOR起來就可以07/17 18:55

6^F→bakerly:reg out只是為了防glitch,這樣的線路基本上不會出現glitch07/19 17:43

7^F→bakerly:是不是reg out 已經不重要了。07/19 17:44

8^F→bakerly:當然...你不要拿CNT==5這個訊號來xor..這會死很慘07/19 17:46

9^F→bakerly:還有...我剛發現這樣出來是除5...好像來亂的...哈..07/19 17:47

[問題] SRAM速度

[ Electronics ]9 留言, 推噓總分: +1

作者: BlueFeel - 發表於 2009/05/30 23:39(16年前)

4^F→bakerly:檢查一下ADDR和R/W, CS的關係.看setup/hold有沒有問題05/31 14:48

[問題] 什麼是Clock tree

[ Electronics ]6 留言, 推噓總分: +1

作者: M9407120 - 發表於 2009/05/20 15:34(16年前)

3^F→bakerly:一般的邏輯閘fan out都有上限﹐一推20就可能會推不上去拉05/20 16:27

4^F→bakerly:不下來，clock訊號動輒幾千幾萬個，所以需要長tree,1推1005/20 16:28

5^F→bakerly:每個再推10個.就像樹狀圖一樣，這就是clock tree05/20 16:28

[問題] verilog的小問題

[ Electronics ]14 留言, 推噓總分: +2

作者: baoerking - 發表於 2009/05/17 16:09(16年前)

4^F→bakerly:你的f1就是上面那個always block嗎，如果是的話那相當不合05/18 18:47

5^F→bakerly:理，一定有其它地方錯了....05/18 18:47

8^F→bakerly:你call的subblock少了一根reset, 我假設是你打漏了，在這05/19 11:35

9^F→bakerly:個前題下，不應該會有任何不同，這就是我說的不合理。05/19 11:36

[問題] verilog中有關=與<=的用法

[ Electronics ]21 留言, 推噓總分: +6

作者: kenyun - 發表於 2009/05/14 17:07(16年前)

5^F→bakerly:從你的描述來看單純是clock skew造成的問題，和=, <= 無關05/15 13:12

9^F→bakerly:只要CLK的SKEW比condition的DELAY就可以了..不用大於一個05/16 17:34

10^F→bakerly:CLK05/16 17:34

14^F→bakerly:muti-cycle path也可以作STA, 不過這講起來有點複雜,05/18 18:43

15^F→bakerly:constrain 不好下，你先拿HDLSIM 和 POSTSIM的wave form05/18 18:44

16^F→bakerly:比一下，看看是不是condiction出現的時間不對，是的話把他05/18 18:44

17^F→bakerly:調好就好了,不過這可能會造成其它地方的SKEW不對,要很小心05/18 18:45

[問題] 請問CIC的PAD

[ Electronics ]2 留言, 推噓總分: 0

作者: OdreamZTheay - 發表於 2009/04/17 01:45(17年前)

1^F→bakerly:我沒用過cic的pad,不過pad吃pad的vdd,core吃core的vdd,中04/17 08:50

2^F→bakerly:間加個level shift應該就可以了吧. .18都這樣用啊04/17 08:51

[問題] 請問一下，FPGA的閘數不夠…

[ Electronics ]2 留言, 推噓總分: +2

作者: Darrens - 發表於 2008/10/03 18:29(17年前)

1^F推bakerly:這是把你的ic分成兩顆作的意思，不是把兩顆fpga當一顆用10/03 18:41

Re: [問題] 請問這樣的觀念對嗎(verilog HDL)?

[ Electronics ]5 留言, 推噓總分: +2

作者: sasako - 發表於 2008/08/25 21:53(17年前)

3^F推bakerly:給你兩個建議 1.隨便找本arm的書都會講到pipelin的觀念，08/26 09:48

4^F→bakerly:有附圖比較好懂。 2 先把什麼是同步邏輯搞懂再來看這個問08/26 09:50

5^F→bakerly:題會比較好。08/26 09:50

[問題] quartus2

[ Electronics ]3 留言, 推噓總分: +1

作者: kamia - 發表於 2008/06/27 18:32(17年前)

1^F推bakerly:有設定可以設成完全不用compile 只要產生新的mif download06/27 20:38

2^F→bakerly:進去就好...不過那個rom在第一次compile前就要先設成這種06/27 20:39

3^F→bakerly:模式...找找quartus的文件應該找的到說明06/27 20:39

[討論] 如何避免電路被抄襲

[ Electronics ]17 留言, 推噓總分: +8

作者: twyesman - 發表於 2008/06/10 19:28(17年前)

4^F推bakerly:PCB不是有版權的嗎..抄pcb就像抄書..能證明抄就告下去吧06/10 19:54

5^F→bakerly:講錯..我是指layout是有版權的06/10 19:55

首頁

尾頁