[問題] 什麼是Clock tree

看板Electronics作者 (妖)時間16年前 (2009/05/20 15:34), 編輯推噓1(1推 0噓 5→)
留言6則, 3人參與, 最新討論串1/3 (看更多)
個人先敘述自己了解的 使用FPGA來設計電路時，可以使用PLL來將其時脈倍頻~ 並可使用暫存器或邏輯電路來做除頻的動作，以便分給其他IC使用~ 那之中Clock tree~ 與直接使用FPGA倍頻，之後再用暫存器或邏輯電路除頻的方式有何不同呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.118.207.57
推
05/20 15:38, , 1F
Clock Tree 是把 Clock Source 分配到每個 Sink 讓它的
05/20 15:38, 1F
→
05/20 15:39, , 2F
Skew minimize
05/20 15:39, 2F
→
05/20 16:27, , 3F
一般的邏輯閘fan out都有上限﹐一推20就可能會推不上去拉
05/20 16:27, 3F
→
05/20 16:28, , 4F
不下來，clock訊號動輒幾千幾萬個，所以需要長tree,1推10
05/20 16:28, 4F
→
05/20 16:28, , 5F
每個再推10個.就像樹狀圖一樣，這就是clock tree
05/20 16:28, 5F
→
05/21 08:23, , 6F
感謝回答
05/21 08:23, 6F
‣ 更多 M9407120 的文章
文章代碼(AID): #1A4x9o31 (Electronics)
‣ 更多 M9407120 的文章
文章代碼(AID): #1A4x9o31 (Electronics)