作者查詢 / bakerly
作者 bakerly 在 PTT [ Electronics ] 看板的留言(推文), 共248則
限定看板:Electronics
看板排序:
30F→:gate count是面積單位,不是時間單位, wire真的就是線04/23 22:08
7F→:基本上你這樣寫亂跑是正常...你把兩個不同CLK產生的訊號隨01/01 19:21
8F→:意拉來拉去...這樣的電路就算會動也會三不五時給你錯一下01/01 19:23
2F→:verilog不是寫C, MODULE放的順序不會影響結果11/27 09:09
3F→:寫錯..是instance不是module11/27 09:12
5F推:茂綸一片要價30萬...拿它量產會不會太豪氣啦08/19 19:58
5F→:他說的不對是指um^2*um^2不會等於um^207/18 11:58
6F→:我發現我搞錯人了....其實我是贊成z大的說法的...07/18 12:02
1F推:1.5V2A不代表永遠輸出2A,器材只要0.5A它就只會給0.5A07/04 10:46
2F→:2.打開牆上的電箱,裡面有寫最大供應電流是幾安培07/04 10:47
14F→:clrn=((Q[3:0]==4'hA)^UP),prn=((Q[3:0]==4'hF)^!UP)06/16 09:44
15F→:這樣接應該可以了..不過你的電路沒有RESET,一上電可能會有06/16 09:45
16F→:機會落在A~F之間,不過幾個CLOCK後就會正常了。06/16 09:46
9F→:有tool可以把C轉成RTL..不過這tool應該不便宜。06/03 21:57
11F→:不是SYSTEM C真的是C compiler不過是compiler成RTL06/04 21:38
1F→:不能用4隻腳的OSCILLATOR嗎?二隻腳的還要接反相器回授電阻06/02 21:03
2F→:兩邊還要掛電容調相位,不是那麼好震得起來的耶。06/02 21:03
13F→:如果你的電流源夠力就會發生..不然你的電壓會被拉下來05/13 21:55