看板 [ Electronics ]
討論串[問題] 名詞-> Gate-Length Biasing
共 5 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#5
Re: [問題] 名詞-> Gate-Length Biasing
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者pow (體脂肪35%)時間19年前 (2006/12/16 01:55), 編輯資訊
0
0
1
內容預覽:
There's a huge news yesterday on EETimes.. http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=196604245. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From
#4
Re: [問題] 名詞-> Gate-Length Biasing
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者cpt (post blue)時間19年前 (2006/12/15 19:40), 編輯資訊
0
0
0
內容預覽:
其實我也很好奇以後要怎麼搞下去. 原 po 那篇論文的確只是暫時緩一緩的作法. 65nm node 再小下去的電路. 光是 gate leakage 就高達 static power dissipation 的一半以上. 現在 45nm 也快出來了, 有點難想像漏電會漏得多離譜. 不知道啥時得被迫改
#3
Re: [問題] 名詞-> Gate-Length Biasing
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者doono (refulga)時間19年前 (2006/12/14 23:51), 編輯資訊
0
0
0
內容預覽:
大尺寸元件或許OK，如果是小尺寸元件，可能會有mismatch的問題。. Lgate<0.1um的元件一來short-channel effect在n/pMOS的劣化現象各自. 不同，其次pocket/LDD lateral straggle也不一樣；若是類似Intel. 90nm以下的source
#2
Re: [問題] 名詞-> Gate-Length Biasing
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者cpt (post blue)時間19年前 (2006/12/14 11:07), 編輯資訊
0
0
0
內容預覽:
這裡的 biasing 不是偏壓的意思. 其實這就是學術論文的弊病. 明明是很簡單的概念, 就要用看起來比較專業的字眼, 反而容易混淆. 上偏推文的 paper 大意是說, 為了減少 digital circuit 的漏電. 採用比 minimum gate length 稍微長一點的 gate l
#1
[問題] 名詞-> Gate-Length Biasing
推噓1(1推 0噓 3→)留言4則，0人參與, 最新作者reiyo (熱)時間19年前 (2006/12/14 00:59), 編輯資訊
0
0
0
內容預覽:
最近一直在paper上看到這樣的字眼. 而查google時 大都只說. Unlike multi-Vth techniques, gate-length biasing requires no additional. masks and may be performed at any stage i
(還有22個字)
首頁
上一頁
1
下一頁
尾頁