[問題] 名詞-> Gate-Length Biasing

看板Electronics作者 (熱)時間19年前 (2006/12/14 00:59), 編輯推噓1(1推 0噓 3→)
留言4則, 2人參與, 最新討論串1/5 (看更多)
最近一直在paper上看到這樣的字眼 而查google時 大都只說 Unlike multi-Vth techniques, gate-length biasing requires no additional masks and may be performed at any stage in the design process. 感覺起來字面上的biasing 好像不是靠偏壓造成的 是指製程上故意製造出來有不同channel-length的電晶體嗎？ 那是利用drain和source的dopant濃度不同所致嗎？ 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.75.166
→
12/14 02:21, , 2F
看完應該就知道了
12/14 02:21, 2F
→
12/14 02:26, , 3F
其實我就是在看這篇paper......
12/14 02:26, 3F
→
12/14 02:27, , 4F
他一直說biasing 但究竟如何biasing 我就一直搞不懂 Orz
12/14 02:27, 4F
‣ 更多 reiyo 的文章
文章代碼(AID): #15W35TTF (Electronics)
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 5 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共5篇)
‣ 更多 reiyo 的文章
文章代碼(AID): #15W35TTF (Electronics)