看板 [ Electronics ]
討論串[問題] current mirror的問題
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: [問題] current mirror的問題
推噓1(1推 0噓 3→)留言4則，0人參與, 最新作者jsp0520 (Enzo)時間13年前 (2012/10/02 23:19), 編輯資訊
0
0
1
內容預覽:
其實第一串跟第二串的aspect ratio是有關係的. 簡單來說,如果第一串跟第二串的偏壓電流一樣. 且第二串的兩顆MOS尺寸(=W/L)也一樣. 則第一串偏壓用的MOS尺寸應該要是1/4*(W/L). 才可使第二串下面那顆MOS很好的偏壓在VDS=VOV下. 但是因為1/4*(W/L)這個結果是
(還有327個字)
#3
Re: [問題] current mirror的問題
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者kameng (kameng)時間13年前 (2012/10/02 15:18), 編輯資訊
0
0
1
內容預覽:
在ANALOG (current mirror)裡我沒有試過這樣做. 但是在Digital 或者是Sample and hold circuit 裡邊的話. 這樣做其實可以是把漏電流減少. (同樣的總長度, 兩個transistor 會比一個的少1/2的漏流). 當中的原因其實就是因為其中一個的Vt
(還有89個字)
#2
Re: [問題] current mirror的問題
推噓1(1推 0噓 3→)留言4則，0人參與, 最新作者jamtu (月光下的智慧)時間13年前 (2012/10/02 13:20), 編輯資訊
0
0
1
內容預覽:
光這樣看他都是同一顆，不是differential，其實沒有matching的問題. 不考慮body effect的情況下，假設我需要 1u/80u. 由於製程上單一顆沒有辦法做到 L=80u. 於是就用 L = 20u 串四顆達到等效上 80u. 這跟需要 1000u/1u 會把它拆成 125u/
(還有383個字)
#1
[問題] current mirror的問題
推噓6(6推 0噓 11→)留言17則，0人參與, 最新作者srandom (hello, world)時間13年前 (2012/10/01 23:12), 編輯資訊
0
0
1
內容預覽:
小弟剛開始學類比 很多地方都不懂QQ. 請問一下下面這張用來建立bias的電路. http://ppt.cc/E~Kv. path 1 疊了一長串的mos. 只有上面數來第二顆是操作在 saturation. 其他下面的都是當作電阻(?). 請問這樣的目的是甚麼 為什麼要串這樣一大串 QQ. 同樣的
(還有29個字)
首頁
上一頁
1
下一頁
尾頁