Re: [問題] VHDL 程式問題!!
※ 引述《asdd (希望..........)》之銘言：
: 編譯環境使用xilinx ise 在編譯的時候synthesize 的時候 是可以編譯過的
: 可是在implement desing的時候 卻出現
: ERROR:MapLib:93 - Illegal LOC on IPAD symbol "CTL" or BUFGP symbol "CTL_BUFGP"
: 的錯誤訊息!!不知道有沒有其他的大大遇過類似的問題......謝謝
你的 CTL 被分派到不合法的腳位,
請檢查你的 UCF 是否有指定 CTL 腳位,
看看是否指定的腳位不相容?
有的腳位只能當輸入, 有的腳位有參考電壓的限制
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.130.188.178
→
12/19 11:24, , 1F
12/19 11:24, 1F
→
12/19 22:07, , 2F
12/19 22:07, 2F
討論串 (同標題文章)