[問題] VHDL 程式問題!!
小弟的部份程式:
cc:PROCESS(CTL,rxd_data)
BEGIN
if CTL='1' then
IO_ADDR<="0000000000000000" ;
IO_DATA<=rxd_data(7 downto 0) ;
else
IO_ADDR<="0000000100000000" ;
DBUS(7 downto 0)<=IO_DATA ;
seg(7 downto 0)<=DBUS(7 downto 0) ;
end if ;
END PROCESS;
編譯環境使用xilinx ise 在編譯的時候synthesize 的時候 是可以編譯過的
可是在implement desing的時候 卻出現
ERROR:MapLib:93 - Illegal LOC on IPAD symbol "CTL" or BUFGP symbol "CTL_BUFGP"
的錯誤訊息!!不知道有沒有其他的大大遇過類似的問題......謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.133.13.130
→
12/19 00:11, , 1F
12/19 00:11, 1F
推
12/19 08:04, , 2F
12/19 08:04, 2F
→
12/19 08:05, , 3F
12/19 08:05, 3F
→
12/19 08:06, , 4F
12/19 08:06, 4F
→
12/19 08:08, , 5F
12/19 08:08, 5F
討論串 (同標題文章)