作者查詢 / weiqi0811

總覽項目：發文 | 留言 | 暱稱

作者 weiqi0811 在 PTT [ Electronics ] 看板的留言(推文), 共66則

限定看板：Electronics

看板排序：

全部Electronics66MLBGAME17NBAGAME9CMWang8RDSS8LCD4graduate3MEMS424_95th2RSSH91_3022ASHS-94sin1car1KS96-3011MuscleBeach1NTPU-STAT951NTUE_Nse971Sangokumusou1SCU_AccBsket1<< 收起看板(17)

首頁

尾頁

[問題] PLL的jitter

[ Electronics ]27 留言, 推噓總分: +11

作者: tjyee - 發表於 2013/08/28 22:59(12年前)

6^F推weiqi0811:試著在VCO上掛上LDO,這樣ripple就不會直接對VCO影響08/29 01:14

7^F→weiqi0811:jitter理論論會明顯改善許多08/29 01:15

[問題] PLL的怪現象

[ Electronics ]13 留言, 推噓總分: +3

作者: tjyee - 發表於 2011/10/15 00:45(14年前)

1^F推weiqi0811:理論上這是mismatch造成的吧 (ex:CP mismatch....10/16 23:43

2^F→weiqi0811:所以造成每次鎖定後除頻完的頻率都略快於reference CLK10/16 23:44

3^F→weiqi0811:可先給align訊號sim PFD + CP,理論上up=dn,再看CP的I10/16 23:46

4^F→weiqi0811:理論上就可知道locked時是哪邊造成offset的10/16 23:47

5^F→weiqi0811:至於ADS & hpsice模擬VCO之前sim同電路好像也會有些許差10/16 23:48

6^F→weiqi0811:以上有誤請指正 thanks10/16 23:48

[問題] 有關分數型PLL

[ Electronics ]6 留言, 推噓總分: +3

作者: tjyee - 發表於 2011/08/21 15:26(14年前)

3^F推weiqi0811:通常 sigma-delta FN PLL是由多bit累加器組成SDM08/24 23:25

4^F→weiqi0811:至於要幾bit就看resolution要到多高08/24 23:26

5^F→weiqi0811:而這bit數就是分母,再來就如M大說的,輸入一01010101值08/24 23:27

6^F→weiqi0811:來當分子,就達成可除小數的FN PLL;參考如有誤請指正thx08/24 23:29

Re: [問題] 請教有關使用spectre模擬VCO Phase Noise

[ Electronics ]8 留言, 推噓總分: +2

作者: circularssk - 發表於 2011/06/26 15:24(14年前)

1^F推weiqi0811:感謝回覆~250MHz & 2.5GMHz 都是相同架構(ring VCO)06/27 00:26

2^F→weiqi0811:因為同時做2.5G & 250MHz,相同方法250MHz無法模擬出正確06/27 00:28

3^F→weiqi0811:的Phase Noise,才來請教大家是否在哪有問題?06/27 00:28

4^F→weiqi0811:至於Q factor理論上會完全反映出Phase Noise06/27 00:29

5^F→weiqi0811:http://ppt.cc/QBDX 這篇paper page2下方有個式子可參考06/27 00:30

[問題] 請教有關使用spectre模擬VCO Phase Noise

[ Electronics ]6 留言, 推噓總分: +1

作者: weiqi0811 - 發表於 2011/06/12 01:12(14年前)

3^F→weiqi0811:感謝前輩回覆~如上,PSS不是只是先設定單端&對地的訊號06/12 21:20

4^F→weiqi0811:Pnoise才有設定differential output ?06/12 21:20

5^F→weiqi0811:PSS的option setting如上面的picture 506/12 21:21

6^F→weiqi0811:只設定maxstep=100p(10p也有試過) & gear2only setting06/12 21:22

Re: [請益] 請教有關使用simulink sim Fractional …

[ Electronics ]8 留言, 推噓總分: +1

作者: circularssk - 發表於 2010/10/13 02:28(15年前)

1^F推weiqi0811:感謝先進回覆指教,在此有使用整數mod再次驗證是無誤的10/13 22:55

2^F→weiqi0811:所以才會覺得FN mode沒問題只是waveform出來怪怪的10/13 22:56

3^F→weiqi0811:此SDM頻率與reference一樣為12.5MHz10/13 22:57

4^F→weiqi0811:在此感覺沒問題是因為FN PLL無法實際鎖相10/13 22:58

5^F→weiqi0811:應該會跟著SDM所改變的除數去鎖頻所以會列出頻率10/13 22:59

6^F→weiqi0811:與SDM調變出來的除數,但看相關論文的波行感覺又滿平滑?10/13 23:00

7^F→weiqi0811:兜上SSCG去做展頻時展頻趨勢沒問題但就是waveform..10/13 23:02

8^F→weiqi0811:所以才請較是否在模擬設定上有問題? thanks10/13 23:02

[請益] 請教有關使用simulink sim Fractional N PLL behavior model

[ Electronics ]9 留言, 推噓總分: +2

作者: weiqi0811 - 發表於 2010/10/12 23:46(15年前)

3^F→weiqi0811:感謝回覆~出來頻率是我要的 ref=12.5M BW~160K10/13 22:52

4^F→weiqi0811:在此還有個疑問 3ord SMD輸出為-3~+4加上我原先整數10/13 23:05

5^F→weiqi0811:使"平均"為一除小數這邊是92 ~ 9910/13 23:06

6^F→weiqi0811:所以我的VCO output也將在這些除數*ref範圍變動10/13 23:08

7^F→weiqi0811:那這樣如waveform所呈現的輸出頻率會變動好像也沒錯??10/13 23:09

8^F→weiqi0811:只是對於所參考的論文波型都很平滑才會有此疑惑? thx10/13 23:09

[問題] 64 bits 作業系統具有什麼意義？

[ Electronics ]9 留言, 推噓總分: +1

作者: chih5120 - 發表於 2010/10/04 13:52(15年前)

3^F→weiqi0811:最簡單的--記憶體定址.....10/04 23:32

Re: [請益] 請教Sigma-Delta PLL 相關資料

[ Electronics ]5 留言, 推噓總分: +3

作者: deathcustom - 發表於 2010/09/19 13:42(15年前)

2^F推weiqi0811:感謝推薦書籍以及詳細介紹~09/20 21:12

5^F推weiqi0811:學界大多做FN PLL 業界好像大多做SSCG09/22 22:35

[請益] 請教Sigma-Delta PLL 相關資料

[ Electronics ]14 留言, 推噓總分: +4

作者: weiqi0811 - 發表於 2010/09/18 01:07(15年前)

2^F→weiqi0811:感謝樓上前輩建議,只是這邊FN PLL的相關書籍&論文09/18 11:15

3^F→weiqi0811:好像沒有對Matlab的系統分析做較詳盡介紹?09/18 11:16

9^F→weiqi0811:大多很難看到詳細介紹FN PLL Matlab system simulation09/20 21:02

10^F→weiqi0811:BEST's PLL有分版本?09/20 21:06

首頁

尾頁