作者查詢 / weiqi0811
作者 weiqi0811 的總覽 (PTT發文,留言,暱稱)
發文數量: 20
收到的『推』: 27 (38.0%)
收到的『→』: 44 (62.0%)
收到的『噓』: 0 (0.0%)
留言數量: 127
送出的『推』: 51 (40.2%)
送出的『→』: 76 (59.8%)
送出的『噓』: 0 (0.0%)
使用過的暱稱: 2
weiqi0811 在 PTT 最新的發文, 共 20 篇
weiqi0811 在 PTT 最新的留言, 共 127 則
9F推: 借版詢問,財損100這樣ok嗎? thx01/13 21:12
6F推:試著在VCO上掛上LDO,這樣ripple就不會直接對VCO影響08/29 01:14
7F→:jitter理論論會明顯改善許多08/29 01:15
1F推:理論上這是mismatch造成的吧 (ex:CP mismatch....10/16 23:43
2F→:所以造成每次鎖定後除頻完的頻率都略快於reference CLK10/16 23:44
3F→:可先給align訊號sim PFD + CP,理論上up=dn,再看CP的I10/16 23:46
4F→:理論上就可知道locked時是哪邊造成offset的10/16 23:47
5F→:至於ADS & hpsice模擬VCO之前sim同電路好像也會有些許差10/16 23:48
6F→:以上有誤請指正 thanks10/16 23:48
3F推:通常 sigma-delta FN PLL是由多bit累加器組成SDM08/24 23:25
4F→:至於要幾bit就看resolution要到多高08/24 23:26
5F→:而這bit數就是分母,再來就如M大說的,輸入一01010101值08/24 23:27
6F→:來當分子,就達成可除小數的FN PLL;參考 如有誤請指正thx08/24 23:29
1F推:感謝回覆~250MHz & 2.5GMHz 都是相同架構(ring VCO)06/27 00:26
2F→:因為同時做2.5G & 250MHz,相同方法250MHz無法模擬出正確06/27 00:28
3F→:的Phase Noise,才來請教大家是否在哪有問題?06/27 00:28
4F→:至於Q factor理論上會完全反映出Phase Noise06/27 00:29
5F→:http://ppt.cc/QBDX 這篇paper page2下方有個式子可參考06/27 00:30
weiqi0811 在 PTT 的暱稱紀錄, 共 2 個
暱稱:lililala
文章數量:7
暱稱:weiqi0811
文章數量:12