作者查詢 / tkhan

總覽項目: 發文 | 留言 | 暱稱
作者 tkhan 在 PTT [ Electronics ] 看板的留言(推文), 共242則
限定看板:Electronics
Re: [問題] verilog combinational loop
[ Electronics ]3 留言, 推噓總分: 0
作者: tkhan - 發表於 2007/04/03 01:16(19年前)
2Ftkhan:你的design裏,何處有rst後皆為0??04/03 08:20
3Ftkhan:combination logic如何rst??04/03 08:22
Re: [問題] 用verilog 寫 parallel to serial 電路
[ Electronics ]2 留言, 推噓總分: +1
作者: deathcustom - 發表於 2007/03/27 23:14(19年前)
2Ftkhan:放buffer,滿了data不能進來..03/27 22:52
Re: [問題] verilog合成電路後要怎麼轉成netlist檔?
[ Electronics ]3 留言, 推噓總分: +3
作者: NalrA - 發表於 2007/03/17 03:19(19年前)
2Ftkhan:上CIC網站..03/17 12:09
[問題] 問一個作業系統的問題
[ Electronics ]5 留言, 推噓總分: +2
作者: adddream - 發表於 2007/01/29 20:53(19年前)
1Ftkhan:你的想法呢?..還是想都沒想就上來要作業解答?..01/29 20:58
2Ftkhan:你的同學呢?..都沒有同學可以討論?..01/29 20:59
[請益] Verilog中多工器的寫法!!
[ Electronics ]6 留言, 推噓總分: +4
作者: guavaate - 發表於 2007/01/28 01:15(19年前)
1Ftkhan:以為在寫C?..01/28 01:33
[問題] 硬體語言裡寫一個 module 大小
[ Electronics ]2 留言, 推噓總分: +1
作者: DecadentX - 發表於 2007/01/07 02:30(19年前)
1Ftkhan:用功能來規劃..01/07 10:08
[問題] 可以告訴我setup time及hold time的意렠…
[ Electronics ]2 留言, 推噓總分: +2
作者: CUTIEPIG - 發表於 2007/01/04 00:48(19年前)
1Ftkhan:CMOS VLSI DESIGN (A Circuits and Systems Perspective)01/04 01:06
Re: [問題] always與assign的問題
[ Electronics ]4 留言, 推噓總分: +3
作者: Aragom - 發表於 2007/01/02 12:31(19年前)
3Ftkhan:我也想問 assign a=b and c 和 assign a=b & c有哪裏不同01/02 14:20
[問題] Verilog or VHDL for Physical Design
[ Electronics ]3 留言, 推噓總分: +2
作者: Seals - 發表於 2006/12/28 01:49(19年前)
2Ftkhan:上課不夠認真..12/28 08:11
[請益] 有關modelsim跟debussy
[ Electronics ]4 留言, 推噓總分: +2
作者: l1l1l1 - 發表於 2006/12/27 21:06(19年前)
1Ftkhan:0..12/27 21:11
4Ftkhan:合成後看得到這些資訊,不過是預估值..12/27 23:45