作者查詢 / ookok
作者 ookok 在 PTT [ Electronics ] 看板的留言(推文), 共33則
限定看板:Electronics
看板排序:
全部Oversea_Job190Tech_Job80Tennis66Jeremy_Lin46Gossiping37SuperStarAve37Electronics33NBA33FTV26Frgn_spouse16CultureShock15Immigration9studyabroad9ONE_PIECE8SanFrancisco8VISA5Atheism3BabyMother3movie3NorthAmerica3AfterPhD2Christianity2CYCUEL95A2DragonBall2NDS2NSwitch2sinica2CTSH953031dog1G-S-WARRIORS1happy-clan1Japandrama1KINGDOM1Lawyer1LeBronJames1MLB1NKFUST-CCE901NTHU_LST_961Rockets1Seiya1Soft_Job1specialman1Stock1<< 收起看板(43)
28F推:8bit1M 不需要bootstrap, 你的電容太大了。應該是bottom pla12/28 01:32
29F推:抱歉沒看清楚國cs 電容size ok. 應該是bottom plate samplin12/28 01:36
30F→:ing 沒弄好12/28 01:37
32F推:8bit linearity 1M sampling rate 用cmos switch 應該就可以12/28 05:51
33F→:如果你的total samping cap 是5p 那真的是太大了12/28 05:52
34F→:如果考量noise 或是mismatch 應該用不到那麼大的電容12/28 05:54
35F→:越大電容你的settling time 越長 就會影響線性度12/28 05:56
36F→:cmos switch 線性度沒有boot strap 好但是如果訊號慢 足夠12/28 05:59
37F→:settling time 是可以達到好的線性度 bootstrap 耗面積12/28 06:00
38F→:用於10bit 以上sampling rate 高於10Mhz 比較適合12/28 06:01
4F推:應該是op正回受和負回受接反了 負回受的loop gain要大過正回04/24 00:51
5F→:受04/24 00:51
4F推:你問的這些問題 取決於你用的ADC架構01/28 17:58
5F→:先熟悉你用的ADC架構的原理 才可以制定出比較器的規格01/28 17:59
3F推:這裡只考慮到line的rc,但是實際上mos開起來的等效電阻12/22 00:01
4F→:時常比line的r大許多,所以routing 的c會dominate12/22 00:02
5F→:因此越寬反而不好,除非你的buffer很寬,使之等效r被line12/22 00:04
6F→:限流,這樣是直接影響slew rate12/22 00:05
7F→:所以設計buffer時用fanout of 4主要是看ˉline的等效c12/22 00:08
8F→:加大線寬的前題是buffer夠大,要不然是反效果12/22 00:15
2F推:電壓如果是ic外部,可能得加opamp buffer?11/20 21:58
8F推:把控制讀通就行了 判斷穩定度, phase margin 只是其中一種10/28 23:00
8F推:直接接spectrum?推50ohm 電阻嗎?07/20 09:00
5F→:用stb/pstb 可以將beta電路接起來跑phase margin04/26 00:00
6F推:open loop 的方式只適用unity gain 接法04/26 00:06
21F推:你應該可以用fs.n/1024 來產生input 的頻率.n 要是prime03/21 01:27
22F推:n 如果是1024的分子 coherent sampling 會這樣03/21 01:32
3F推:可以加強signal and system /s domain/stability 等基本觀念02/19 15:20